Устройство для свертки двоичного кода в код по модулю к

(51) 1 Н 03 М 7/12 ГОСУДАРСТВЕННЫЙ НОМИТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И СССРКРЫТИИ ОПИСАНИЕ ИЗОБРЕТЕНИДН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и может быть исп ении систем пере дискретной инфор ния - расширение устройства за сч чения проиэвольн Устройство содер вания двоичного ных кодаи блок 2 с лю К, содержащий у г-разрядных кодов разрядный код и 1 двоичного кода входы 5 и выходы 4107828/ 12.06.86 23.09.88 О Н Муз(54) УСТРОЙСТВО ДЛЯ СВЕРТКИКОДА В КОД ПО МОДУЛЮ К(57) Изобретение относитсяавтоматики и вычислительно ольэовано при постродачи и переработки мации. Цель изобретеобласти применения ет воэможности полуого значения модуля К. жит блок 1 преобразо" кода в два г-разрядуммирования по моду-эел 3 свертки двухв фон (К+1)+1)преобразователь в код по модулю К, 6,3 ил.Изобретение относится к автомати- ке и вычислительной технике и может быть использовано при построении систем передачи и переработки дискретной информации.Цель изобретения - расширение области применения устройства за счет возможности получения произвольного значения модуля К. 10На фиг, 1 показана схема устройства для свертки 24-разрядного двоичного кода в код по модулю К = 5; на фиг,;, 2 - схема устройства для свертки 30-разрядного двоичного кода в код по моцулю К =- 11; на фиг.3- :схема узла свертки двух г-разрядных кодов в (1 о 8 (К+1)+1)=-5-разрядный код для случая модуля К=11.Устройство для свертки двоичного 20 кода в код по модулю К содержит блок 1 преобразования двоичного кода в два г-разрядных кода и блок 2 суммирования по модулю К включаюпцтй узел 3 свертки двух г-разрядных кодов в 25 Я 1 ОК (К+1)+1)-разрядный код и преобразователь 4 двоичного кода в код по модулю К., входы 5 и выходы 6.Блок 1 преобразования двоичного кода в два г-разрядных кода, где 10 г - мощность множества значений остатков по модулю К исходного кода, содержит т: ярусов сумматоров, причем сумматоры первого яруса соединены с входами устройства с весами, имеющиии одинаковые значения остатков по модулю К,а входы сумматоров х-го яруса (1т.т) соединены с выходами сумматоров предыдущих ярусов или выходами сумматоров предыдущих ярусов и входами устройства с весами, имеющими одинаковые значения остатков по модулю К, выходы сумматоров тто,следнего яруса являются выходами блока соответствующего веса.45 Узел 3 сверткй двух г-разрядныхкодов в Я 1 о (К+1)+1)-разрядныйсодержит сумматоры двоичных чисел,соединенные последовательно, причем.Овходы х-го разряда первого сумматораявляются входами узла с весом са(2) войК (3. = 1,2, , г), вьтходы последнего сумматора являютсявыходами узла выходы -го сумматораЦ = 1) с весами И соединены с входа-55ми тех разрядов последующих сумматоров, для которых сумма весов входовпо модулю К равна Р)щойК,Преобразователь 4 двоичного кодав код по модулю К содержит пороговыйблок 7, соединенный входами с входами преобразователя, а выходом - с вхо.дами сумматора 8 с номерки, соответствующими номерам единичных разрядовдвоичного представления числаЕ;,(+1 СЧ(х = 0,1, 1 од (К+1) ) и порогом А=К и иожет иметь любую известную структуру.На фиг. 1-3 обозначены такжесумматоры 9-30.Устройство работает следующим образом,При подаче на входы 5 устройствадвоичного кода блок 1 преобразуетего в два г-разрядных кода, причемЬ("; х;2 )тпос 1 К= (,Х.у 2 +. у 2 )"3у шос 1 К,д , у,у 0,11у - значение 3-го разряда с-гокода на выходах блока 1.Коды с выходов блока 1 преобразования двоичного кода в два г-разряд" ных кода поступают на входы узла 3 свертки двух г-разрядных кодов в ф. о 8(К+1) +1) -разрядный блока 2 суммирования по модулю К, который формирует н=- своих выходах(11 од, (К+1)+1)-разрядный код к, при.чем( х; 2 птойК= ( г 2 )шойК.1 и )=Код с выходов узла 3 свертки поступает на входы преобразователя 4 двоичного кода в код по модулю К, который формирует выходной сигнал, Если на входы блока 4 поступает кодкК, то на выходе порогового блока7 формируется нулевой сигнал и кодс входов блока 4 прохоцит на выходысумматора 8 без изменений, Если навходы блока 4 поступает код кК,то на выходе порогового блока 7 формируется единичный сигнал, поступающий на группу входов сумматора 8,при этом на выходах сумматора 8 формируется код числа к-К, равный остатку по модулю К кода на входах блока 4.Пусть, например, единичные сигналы подяны ня Входы х х х х хх хх 4 х хх 4 устрой стВя для свертки дВоичного кодя В код по модулю К = 5, изсбраженного на фиг. 2. Это вызывает единичные сигналы на выходах суммы и переноса сумматоров 15, 22, выходах суммы сумматоров 16-21 и 23,. выходах переноса сумматоров 24-26, выходах суммы сумматоров 27-29 и выходе суммы и выходе перенося сумматора 30 блока 1 преобразования двоичного кода в два г-разрядных (г=4). Коды с выходов блока 1 поступают на входы сумматора 9 узла 3 свертки двух г-разрядных кодов в1 О (К+1)+1=4-разрядный, что вызывает единичные сигналы на его выходах з, и р, при зтом единичные сигналы появляются на выходах суммы з сумматоров 10 и 11, Код с выходов сумматора 11 поступает на входы преобразователя 4 двоичного кода в код по модулю К, поскольку он меньше К, то единичный сигнал с выхода з сумматора 11 проходит на выход в сумматора 8. При этом на выходах 6 устройства появляется код числа 2, равный остатку по модулю 5 входного кода.Таким образом, устройство обеспечивает свертку любого двоичного кода,в том числе и ненатурального, в кодг.о любому модулю К. 5 :ор мула изобретенияУстройство для свертки двоичногокода в код по модулю К, содержащееблок преобразования двоичного кодав два т-разрядных кода (г - мощностьмножества значений остатков по модулю К исходного кода) и блок суммирования по модулю К, выходы которогоявляются выходами устройства, а вхо ды подключены к выходам блока преобразования двоичного кода В два г-разрядных кода, входы которого соединены с входами устройства, о т л и ч а"ю щ е е с я тем, что, с целью распжрения области применения устройстваза счет возможности использования произвольного значения К, блок суммирования по модулю К содержит узел сверткиДвух Г-разрядных КОДОВ В ( 10 Я (К+1)+1) 25 разрядный код и преобразователь двоичного кода в код по модулю К, выходы которого являются выходамиблока суммирования по модулю К,а Входы соединены с Выходаьи узла ЗО свертки двух г-разрядных кодов в(11 од (К+1)+1)-разрядный код, вхо-ды которого являются входами блокасуммирования мо модулю К.1425845 ель Ее Мурзин.Сердюкова едактор С. Пекарь орректор,Л. Пилипенк Заказ 4783/5 Тираж 928 сно Государственн елам изобрете сква, Ж, Р оизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,по3035,Соста Техре го ий омитета ССС открытий ая наб, д,