Преобразователь кодов

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК НБО 1455392(51)4 Н 03 М 7/12 ОПИСАНИЕ ИЗОБРЕТЕНИН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о ССС1968.СССР вычис ть иси вычи реобразотный или выполне та. Цель образодстав 1Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобразования хранимого кода в обратный или дополнительный, а также для выполнения операций прямого и обратного счета.Целью изобретения является упрощение преобразователя кодов.На чертеже представлена функциональная схема преобразователя кодов.Преобразователь содержит разряды.1.1 - 1.п (и = 1,И), каждый из которых включает в себя счетный триггер 2, элементы И 3, 4, элемент ИЛИ 5.1 еобразу счетные ое число записываетриггеры 2 (утановочные в на чертеже не покася этими триггерами как е преобразований. ходы триггер аны) и храни так и посл вания кода хранимоный необходимо подать яющий вход 6,1Для,Для преобраз го числа в обра сигнал на управ преобразования в дополнительн сигнал на управкода хранимого числа щ необходимо подать ляющий вход 6.2. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относитсятельной технике и можетпользовано в автоматическилительных устройствах длявания хранимого кода в обрдополнительный, а также длния прямого и обратного счизобретения - упрощение првателя кодов. На чертеже п на Функциональная схема преобразователя кодов. Преобразователь содержитразряды 1.1 -1.п (и = 1,И), каждыйиз которых включает в себя счетныйтриггер 2, элементы И 3, 4 и элементИЛИ 5, управляющие входы 6. 1, 6.2.Преобразователь кодов работает следующим образом. Число, записанное впреобразователь, может быть представлено либо в обратном коде, для чегонеобходимо подать сигнал на управляющий вход 6.1, либо в дополнительном коде,для чего необходимоподать сигнал на управляющий вход6.2. Прямой счет осуществляется путемпоследовательного преобразованиякода исходного числа сначала в обратный, а затем в дополнительный.Обратный счет осуществляется путемпоследовательного преобразования кода исходного числа сначала в дополнительный, а затем в обратный. 1 ил,Преобразователь работает, следующим образом.1455392 Преобразователь кодов, содержащий в каждом из и (п .= 1,И) разрядов триггер, прямой и инверсный выходы которого соединены с первымивходами соответственно первого ивторого элементов И, выход первогоэлемента И соединен с первым входомэлемента ИЛИ, выход элемента ИДИкаждого предыдущего разряда соединенсо счетным входом триггера последующего разряда, вход счетного триггера первого Разряда является пер." вым управляющим входом преобразователя, о т л и ч а ю щ и й с я тем что, с целью упрощения преобразователя, в каждом его разряде второй вход второго элемента И соединен с вторым входом первого элемента И, второй вход элемента ИЛИ объединен Преобразование кода хранимогочисла в обратный заключается в инвертировании всего кода числа.Сигнал преобразования с управляющего входа 6,1 преобразователя пос 5тупает непосредственно на счетныйвход триггера 2 первого разряда 1.1,инвертируя его, и далее через элементы ИЛИ 5 на счетные входы триггеров 1 О2 всех последующих 1.2 - 1.п разрядов, обеспечивая инвертирование хранимого триггерами кода. Отсутствиесостязаний при этом гарантируетсятем, что на первых входах элементов. ИЛИ 5 всех 1. 1 - 1.п счетных разрядов сигналы отсутствуют независимоот того, на каком этапе переключениянаходится триггер 2,Преобразование кода хранимого чисОла в дополнительный заключается винвертировании части кода,. Расположенной старше самой младшей единицы.Сигнал преобразования поступаетс управляющего входа 6,2 преобразователя на вторые входы первого 3и второго 4 элементов И первогоразряда 1.1 Если первый разряд хранит нулевое значение, то действиеэтого сигнала проявляется на вторьглвходах первого .3 и второго 4 элемен,тов И второго разряда 1.2. Если первый разряд хранит единичное значение, то. действие этого сигнала прояв:ляется на счетных входах триггеров352 и первых входах элементов ИЛИ 5второго и последующих разрядов.. Рассматривая аналогичным образом ра-боту второго и последующих разрядов,можно отметить, что распространениесигнала .с управляющего входа 6,2 через вторые элементы И 4 осуществляется в группе младших разрядов,хранящих нулевое значение, причемна счетные входы триггеров 2 этихразрядов сигнал не проходит. В самомпервом разряде после группы нулевыхразрядов), хранящем единичное значение, осуществляется перекоммутациясигнала через первый элемент И 3 на 50выход элемента ИЛИ 5 этого разряда.Это приводит к инвертированию всейгруппы старших разрядов, следующихза самым младшим единичным разрядом,причем на счетный вход тРиггера 2 самого младшего единичного разрядасигнал не поступает. Отсутствие сос"тязаний при этоь 1 гарантируется тем,что 1) в группе младших нулевыхразрядов и в самом младшем единичномразряде сигнал с управляющего входа6.2 на счетные входы триггеров 2этих разрядов не поступает вообще,2) в группе старших разрядов, следующих за самым младшим единичнымразрядом, сигналы на первых входахэлементов ИЛИ 5 отсутствуют независимо от того, на каком этапе переключения находятся триггеры этихразрядов, так как в этих разрядахотсутствуют сигналы на вторых входахпервых и вторых элементов И 3, 4.Операция прямого счета осуществпяется в два такта, а именно путемпоследовательного преобразованиязаписанного в разряды числа сначалав обратный, а затем в дополнительный код. Для этого необходимо подать сигнал сначала на управляющийвход 6.1, а затем на управляющийвход 6,2. В результате модуль запи-.санного в разряды числа увеличитсяна единицу.Операция обратного счета такжеосуществляется в два такта, но приэтом число, записанное в разрядыпоследовательно преобразуется сначала в дополнительный, а затем в обратный код. Для этого необходимо по",цать сигнал сначала на управляющийвход 6.2, а затем на управляющийвход 6.1. В результате модуль запи 1санного в разряды ччсла уменьшитсяна единицу,Формула изобретения1455392 6 ледующего разряда, объединенные вто", рые входы элементов И первого разряда являются вторым управляющим входом, преобразователя. со счетным входом триггера, выходвторого элемента И каждого предыдущего разряда соединен с объединенными вторыми входами элементов И посСоставитель С.БерестевичРедактор М.ЦиткинаТехред М.Ходанич Корректор В.Гирня твенно-полиграфическое предприятие, г. Уж ул. Проектна Произ Заказ 7459/57 Тираж 879 ПодписноеВЯКНИ Государственного комитета"по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д. 4/5