H03M 7/12 — в системе счисления с двумя основаниями, например двоично-десятичный код
Преобразователь двоично-к-ичного кода в двоичный код
Номер патента: 1647908
Опубликовано: 07.05.1991
Авторы: Какурин, Кирьяков, Макаренко
МПК: H03M 7/12
Метки: двоично-к-ичного, двоичный, код, кода
...3456, а задний фронт этого же импульса устанавливает на вторых суммирующих входах сумматора 5 двоичное10 разряде 14 счетчика 1 - к вычитанию двух,Таким образом, после четвертого импульса на вторых суммирующих входах сумматора 5 устанавливается двоичное значение числа 14136, а в счетчике 1 число 15 45 50 55 20 25 30 35 40 значение числа 10680, По заднему фронту третьего отрицательного импульса в счетчике 1 устанавливается число Рз = 0011 0000 0001 1000.С приходом четвертого импульса состояния триггеров состояний первой 3 и второй 4 групп не изменяется, что приводит к суммированию слагаемого 3456 в двоичном коде к двоичному коду 10680, а в старшем А 4 = 0001 0000 0001 1000 С приходом пятого импульса код состояния триггеров 4 второй группы...
Преобразователь двоично-десятичного кода в двоичный
Номер патента: 1649672
Опубликовано: 15.05.1991
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, кода
...на выходах соответствующихблоков 2 преобразования, которые вместе со значением разряда младшего блока 2 щк,. преобразования образуюти-рядный код (разряд блока 2,пк+ неувеличивает рядность кода), поступающий на инФормационнь 1 й вход блока 4 накопления, являющийся второй группойвходов его первого узла 14 суммирования, На входы первой группы входов узла 14 подается содержимое регистра 16в Ч-рядном коде (в первом такте оноравно нули) со сдвигом на один разрядвсторону старших разрядов. В узле 14(в+1)-рядный код преобразуется в о-рядный который в конце такта записывает 55 ся в регистр 16 блока 4 накопления. Одновременно с работой блоков 3 -Зщи блока 4 накопления в блоках,". -2 ш., осуществляется следующий цикл преобраэования...
Устройство для преобразования чисел
Номер патента: 1651290
Опубликовано: 23.05.1991
Автор: Глущенко
МПК: G06F 12/00, G06F 5/00, H03M 7/12 ...
Метки: преобразования, чисел
...13 задания К"го разрядаалгоритмического числа которого подключен к К-му инФормационному входублока 9 коммутации. ИнФормационныйвыход блока 9 подключен к входу второго сомножителя блока 8 умножения,.первый выход блока 6 синхронизацииподключен к тактовому входу накап 15 20 чением того, что операции умножения ве- ,сов разрядов на их представление в ис, ходном числе и накопление слагаемых рас"ширенной записи происходит последовательно. Для этого блок 6 синхронизации, Формируя последовательно на своих выходах группы, подключает последовательно каналы блока 6 памяти и ком.мутатора 9 к входам сомножителей блока 8 умножения и через промежуток 45 времени, достаточный дпя выполненияоперации умножения, Аормирует тактовый импульс, по которому...
Преобразователь двоично-десятичного кода в двоичный
Номер патента: 1658387
Опубликовано: 23.06.1991
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, кода
...в устройствеблоов 2 памяти), поступающий на входыпервой группы первого блока 3 суммирования, На входы второй группы блока 3 сосдвигом на один разряд в сторону младшихразрядов подается М-рядный код (в первомтакте его значение равно нулю), хранимый в регистре 4. В блоке 3 суммирования (щ 1 1)рядныйкод преобразуется в М-рядный код(в первомтакое его значение равно нулю), хранимыйв регистре 4. В блоке 3 суммирования 5 10 15 20 25 30 35 40 45 50 55(в + М)-рядный код преобразуется в -рядный, который по приходу второго синхроимпульса с разрешения потенциала на входе 8 устройства записывается в регистр 4. Одновременно с записью информации в регистр 4 по этому же синхроимпульсу происходит сдвиг информации в регистре 1 на один разряд в сторону...
Преобразователь двоично-десятичного кода в двоичный
Номер патента: 1662004
Опубликовано: 07.07.1991
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, кода
...3 (при К = 1 со сдвигом на один разряд на один вход и на второй со сдвигом на три разряда в сторону его старших разрядов) поступает однорядный код, сформированный в блоке 5 суммирования (в первом такте его значение равно нулю). Далее с помощью блока 3 суммирования (О + 2)-рядный код преобразуется в Я-рядный, который по приходу второго синхроимпульса с разрешения потенциала на входе 8 устройства записывается в регистр 4. Одновременно с записью информации в регистр 4 по этому же синхроимпульсу происходит сдвиг содержимого регистра 1 на К десятичных разрядов в сторону его старших разрядов, На этом первый такт преобразования заканчивается,Во втором такте работы устройства одновременно с чтением следующих двоичных эквивалентов из блоков 2...
Преобразователь двоичного кода в двоично-десятичный код
Номер патента: 1662005
Опубликовано: 07.07.1991
Автор: Шурмухин
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, код, кода
...последующего каскада преобразования,Преобразование двоичных кодов в двоично-десятичный, в двоично-десятично-шестидесятиричный, в двоично-десятичный код секунд, минут, градусов производится по одному и тому же алгоритму, Различие только всодержании программы, "жестко" заложенной в сумматоре 6 и табличном преобразователе 7.Двухразрядный код управления с входа 21 поступает на вход дешифратора 14, который производит в каждом такте преобразования перекодировку для каждого каскада деухразрядного входного кода управления в двухразрядный код управления каскадом, Например, при преобразовании двоичного кода секунд в код секунд, минут, градусов;в первом такте, где осуществляется преобразование в код минут, сумматор 6 осуществляет коррекцию...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 1667259
Опубликовано: 30.07.1991
Авторы: Васильев, Лес, Романчук, Смирнов, Тимошенко
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, кода
...сдвига сдвигового регистра 1, на входе которогоустанавливается И-й (младший) разряд преобрэауелой величин ы, Б ы ход де шифратора7, соответс 1 вующий состоянию счетчика 5,равному М, поступает нэ второй вход элемента ИЛИ-НЕ 8. Если преобразуемая величина - отрицательное число, то элементИЛИ НЕ 8 открыт, если положительное -ззкрьи Таким образом происходит прибавление единицы только для отрицзгельныхчисел На выходе сумматоров 101 - 10 п получаегся результат преобразований.М-й импульс с генератора 9 импульсовпоступает на вход синхронизации регистров 11 гп, переписывая в них результатпреобразований. Выход дешифратора 7, соответствующий состоянию счетчика 5, равному М, устанавливает триггер 3 в нулевоесостояние, что запрещает работу...
Преобразователь двоичного кода в двоично-десятичный код и обратно
Номер патента: 1667260
Опубликовано: 30.07.1991
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, код, кода, обратно
...до тех пор, пока на выходе заема ("Р-") счетчика 14 и не появится уровень логического "0", свидетельствующий об обнулении счетчиков 14, который через элемент И 17 сбрасывдет триггер 8 в исходное состояние, На выходе элемента И- НЕ 10 получен сигнал об окончании преобразования (готовности данных). Содержимое счетчиков 12 равно записанному числу в двоично-десятичном коде, В процессе счетв на выходе элемента И НЕ 1 формируется унитарный код. Преобрдзовдние дноичнодесятичного кода н двоичный происходит аналогичноНа фиг 2 представлена временная диаграмма при преобразовании числа "4" из двоичного кода н дноично.десятичный и о 6- ратноНа вход 21 поступают тактовые импульсы, нд входе 22 присутгтнует уровень логического "0" либо "1,...
Преобразователь форматов данных
Номер патента: 1686701
Опубликовано: 23.10.1991
Авторы: Боюн, Малиновский, Реуцкий, Урсу
МПК: H03M 7/12
...значения входов представ 50 ляют собой по отношению к каждому изблоков ПЗУ 3-8 адрес соответствующейячейки памяти. Значения выходов представляют собой запрограммированное содержимое ячеек памяти. Первый (младший)55 входной разряд содержит двоичные значения сигнала, поступающего с входа знакапреобразования. Разряды управления сдвигом "1 в содержат двухразрядные двоичныекоды "ОО",11","10" и "01", показывающие,что мантиссу входного числа необходимоведено в табл, 2 - 5, 50Преобразование 16 и 64 разрядных форматов данных осуществляется аналогично изложенному, при этом количество ПЗУ блока 2 формирования мантиссы должнобыть уменьшено до трех или увеличено до двенадцати.Таким образом, преобразование форматовданных с...
Преобразователь двоично-десятичного кода в двоичный код
Номер патента: 1725399
Опубликовано: 07.04.1992
Автор: Финаревский
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, код, кода
...входу элемента НЕ 4. Второй вход элемента 2 И 3 подключен к выходуэлемента НЕ 4 и к первым входам группыэлементов 2 И 12, Выход элемента 2 И 2 подключен к вычитающему синхровходу счетчика 6 и к первому входу элемента 2 ИЛИ 10, Выход элемента 2 И 3 подключен к второму входу элемента 2 ИЛ И 10 и к входу элемента5 задержки, выход которого подключен к строб-входу счетчика 6. Информационныевходы счетчика 6 подключены к входной информационной шине 13. Выходы счетчика 6 подключены к входам дешифратора 7 нуля. Вторые входы группы элементов 2 И 12 подключены к входной шине 2 ИЛИ 11. Первые входы группы элементов 2 ИЛИ 11 подключены к второй (младшие разряды) группе выходов сумматора 9. Выходы старших разрядов сумматора 9 подключены к старшим...
Преобразователь форматов данных
Номер патента: 1728971
Опубликовано: 23.04.1992
Авторы: Боюн, Малиновский, Реуцкий, Урсу
МПК: H03M 7/12
...осуществляется по правилу: все нули и первая встретившаяся единица при просмотре мантиссы входного числа справа налево передается без изменений, остальная 15 же часть мантиссы инвертируется.Нулевое значение первого разряда содержимого ячейки, поступающее на вход 11 последующего ППЗУ, означает, что предыдущим ППЗУ обнаружены одни нули и что 20 последующее ППЗУ должно выдать дополнительный код соответствующей входной тетрады. Единичное значение первого разряда содержимого ячейки означает, что предыдущим ППЗУ обнаружена первая еди ница и им выдан дополнительный код сдвинутой на соответствующее количество разрядов входной тетрады и что последующее ППЗУ должно выдать инверсный код соответствующей тетрады.30 Единичное значение...
Преобразователь кодов
Номер патента: 1741271
Опубликовано: 15.06.1992
Авторы: Алсынбаев, Забелин, Ким, Осипов
МПК: H03M 7/12
Метки: кодов
...И 21-2 л, первые и вторые входы которых соединены соответственно с первыми и вторыми. входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 п, а выходы образуют выход частного от деления преобразователя, и присоединены,к входам элементов задержки 31-3, выходы которых присоединены к . соответствующим информационным входам преобразователя, при этом выход последнего и-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1, является выходом последовательного, начиная с младших разрядов, кодаколичества единиц,Устройство работает в течение (оо 2 и+1) тактов, причем значение задержки каждого из элементов 3 задержки группы (и всей группы в целом из-за параллельности их срабатывания) равно одному такту. т.е. сигнал, поступающий на вход элемента задержки в тактЕ 1. на...
Преобразователь кода семисегментного индикатора в двоично десятичный код
Номер патента: 1743001
Опубликовано: 23.06.1992
Авторы: Арутюнян, Бабалянц, Саргсян, Шахкамян
МПК: H03M 7/12
Метки: двоично, десятичный, индикатора, код, кода, семисегментного
...содержит элементыНЕ 1 и 2, 2 ИЛИ 3, 2 И 4, 2 ИЛИ-НЕ 5-7,2 И-НЕ 8-10, 4 ИЛИ-НЕ 11, входные шины15 12-17, выходные шины 18-21.Входные шины 12-17 соответствуютсегментам а, Ь, б, е,и 9 семисегментногоиндикатора соответственно (фиг,2), Выход.ные шины 18-21 соответствуют двоично-де 20 сятичному коду с весами разрядов 2 О, 2, 2и 2 соответственно.Элементы 2 ИЛИ 3 и 2 И 4 формируют нашине 18 сигнал младшего разряда выходного кода (20), описываемый выражением25Ао - е(1+ а),Элементы 2 ИЛИ-НЕ 5 - 7 формируют на шине 19 сигнал второго разряда выходного30 кода(2 ), описываемый выражениемА 1-а+1+е+ ЬЭлементы 2 И - НЕ 8-10 формируют на35 шине 20 сигнал третьего разряда выходного кода (2 ), описываемый выражениемАг- Ь о(д а).Элемент 4...
Устройство для преобразования двоично-десятичного кода в двоичный код и обратно
Номер патента: 1755375
Опубликовано: 15.08.1992
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, код, кода, обратно, преобразования
...двоично-десятичных тетрадных эквивалентов для преобразования двоичного кода, двоичные разряды которого обозначены буквами без 55 штрихов а, б, в, г,; и, р. Предполагается,что диапазон преобразуемых двоично-десятичные кодов равен 0 - 39999, диапазон преобразуемых двоичных кодов равен 0-65535. На фиг.2 кружками обведены значения тех двоичных разрядов соответствующих дво 20 ну 71, при преобразовании двоичного кодаичные цифры с выходов элементов И 94-95 и одну двоичную цифру с шины б формирователя 11, на вход одноразрядного двоичного сумматора 18 з - одну двоичную цифру с 5 шины д формирователя 11 на фиг.3, Аналогичным образом подключаются другие входы узла 21 к выходам формирователя 11,Узлы 31 - Зп группы предназначены дляпреобразования...
Шифратор десятичного кода в двоичный код
Номер патента: 1757105
Опубликовано: 23.08.1992
Автор: Филиппов
МПК: H03M 7/12
Метки: двоичный, десятичного, код, кода, шифратор
...5 останется равным логическому "О", первый выход шифра. тора закрыт логическим "О" с выхода элемента ЗИЛИ-НЕ 19, а выходы элемента 4 И-НЕ 12, 5 И.-НЕ блокируются логическим "О" с выхода элемента 2 ИЛИ-НЕ 17, соответственно выходное состояние шифратора не изменится, Аналогичное состояние на выходах шифратора будет при одновременном поступлении логических "1" на любые два или более входов шифратора, Например, при одновременном появлении уровня логической "1" на третьем и шестом входах шифратора уровень логической "1" формируется на входах элементов 5, 8, на входе элемента 2 И 16 и на втором входе элемента 4, одновременно на выходе элемента 2 ИЛ ИНЕ 19 появится уровень логического "О",поступающего на вход элемента 2 И 16, поэтому на...
Преобразователь кодов
Номер патента: 1762410
Опубликовано: 15.09.1992
Авторы: Квитка, Кожемяко, Короновский, Стратиенко
МПК: H03M 7/12
Метки: кодов
...исходного числа (11001100) записывается в регистр 1. Поскольку к выходам нечетных и четных разрядов регистра 1 подсоединены соответственна первые и вторые входы элементов "Равнозначность" 151-15 п, входящих в состав блока 10 контроля кода (см. фиг, 2) и осуществляющих контроль четности кода пары разрядов, то при наличии в регистре 1 искаженной адовой комбина 1010 исходным в разработке преобразователя када с основанием2 в двоичный код,Если в выражении (3) в качестве разрешенных кодовых комбинаций в двоична-кодированной системе счисления с основанием г 2 для кодирования чисел использовать лишь те, которые содержат одинаковые двоичные части, та любая кодовая комбинация в коде с основанием У 2 будет содержать четкое количество единиц,...
Преобразователь двоичного кода в непозиционный код фибоначчи
Номер патента: 1767700
Опубликовано: 07.10.1992
Авторы: Денисов, Козлюк, Лужецкий, Стахов
МПК: H03M 7/12
Метки: двоичного, код, кода, непозиционный, фибоначчи
...параллельной записи во втором регистре 2, запрещает подачу сигнала запроса висточник входной двоичной последовательности и поддерживает через элемент ИЛИ 4 сигнал логической "1 н на входе последовательной записи регистра 1. В том случае, когда гарантируется постоянная подача сигнала от источника входной двоичной последовательности (т.е, без сбоев), элемент ИЛИ 4 можно исключить.С приходом первого тактового импульса на информационном выходе появляется сигнал логической "1" (старший разряд комбинации). С приходом следующих импульсов происходи сдвиг информации одновременно в регистре 1 и регистре 2. На выходе преобразователя появляются соответствующие разряды (р,Ц-кодовой комбинации, С приходом в (р+1)-й разряд регистра 1 логической "1"...
Преобразователь двоично-к-ичного кода в двоичный код
Номер патента: 1783618
Опубликовано: 23.12.1992
Авторы: Исхаков, Какурин, Макаренко, Толмацкий
МПК: H03M 7/12
Метки: двоично-к-ичного, двоичный, код, кода
...7, установив на вторых суммирующих входах сумматора 6 двоичное значение числа 676, С приходом заднего фронта первого отрицательного импульса с инверсного выхода генератора 2 по отрйцательному перепаду 1 0 на выходах элементов ИЛИ - НЕ 11, а, следовательно, и по отрицательному перепаду 1 - 0 на выходах элементов И 16, подаваемому на управляющие входы Ч, содержимое старших разрядов счетчиков 1 благодаря шифраторам 15 одновременно уменьшается на четыре, т.е. в счетчике 1 устанавливается числоА 1 = 0111 0010 1001С приходом второго импульса коды состояний триггеров первой 3, второй 4 и третьей 5 групп установятся соответственно СгС 1 = 11, Ог 01 = 11, ЕгЕ 1 = 10,На выходах формирователя 20 появится двоичный код числа 576. Передний фронт...
Устройство для преобразования массивов двоичных чисел в интервале значений 2, 2 -1
Номер патента: 1829073
Опубликовано: 23.07.1993
Автор: Наумов
МПК: H03M 7/12
Метки: двоичных, значений, интервале, массивов, преобразования, чисел
...происходит стирание чисел, кратных А = 3. В результате в блоке памяти 2 происходит стирание чисел, кратных А = 3,В результате выполнен первый такт работы устройства, т,е. по исходному массиву полного множества простых чисел в интервале значений 2", 2 п - 1) осуществлено его преобразование в аналогичный массив в интервале значений 2" , 2" - 1) при и = 1, т.е. по исходному множеству; 2. 3 (в интервале значений 2, 2- 1 осуществ 1 1+1лено его преобразование в множество: 5, 7 (в интервале значений 2 , 2 - 1), при этом в процессе работы устройства числа, не являющиеся простыми в интервале значений 4, 7), т.е. 4, б стерты (обнулены) в блоке памяти 2.Во втором такте работы устройства осуществляется преобразование массива полного множества...
Преобразователь параллельного унитарного кода в дифференциально-разностный код
Номер патента: 2004944
Опубликовано: 15.12.1993
Авторы: Ильин, Лукоянов, Музыченко
МПК: H03M 7/12
Метки: дифференциально-разностный, код, кода, параллельного, унитарного
...правильного решения при классификации и распознавании образов. 30 (56) Натек Ю,Р, Справочник по цифроаналоговым и аналого-цифровым преобразователям. М,; Радио и связь, 1982, с.328, рис.5.30,Авторское свидетельство СССРМ 1647907, кл, Н 03 М 7/12, 1991. 35Формула изобретенияПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО УНИТАРНОГО КОДА В ДИФФЕРЕНЦИАЛЬНО-РАЗНОСТНЫЙ КОД, содержащий девять элементов запрета и четыре элемента ИЛИ, причем выход первого элемента запрета соединен с первым входом первого элемента ИЛИ, выход ко торого соединен с выходом третьего разряда результата преобразователя, выход второго элемента запрета, соединен с первым входом второго элемента ИЛИ, выход которого соединен с выходом четвертого разряда результата преобразователя,...
Преобразователь двоичного кода в дифференциально-разностный
Номер патента: 2004945
Опубликовано: 15.12.1993
Авторы: Ильин, Лукоянов, Музыченко
МПК: H03M 7/12
Метки: двоичного, дифференциально-разностный, кода
...Составитель Е.МурзинаТехред М.Моргентал Корректор Н.Милюкова Реда кт ко з 3397 Подписнооспатентаская наб., 4/5 ТиражНПО "Поиск113035, Москва, Ж, Р роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гага девятого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ - НЕ, второй вход которого соединен с выходом восьмого элемента И, второй вход которого соединен с выходом пятого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ и вторым входом восьмого элемента ИЛИ, выход которого соединен с первым входом . девятого элемента И, второй вход которого соединен с выходом третьего элемента И - НЕ, второй вход которого соединен с выходом пятого элемента ИЛИ и вторыми входами второго...
Преобразователь двоичного кода в двоично-десятичный код градусов, минут и секунд
Номер патента: 1012694
Опубликовано: 27.07.2005
МПК: H03M 7/12
Метки: градусов, двоично-десятичный, двоичного, код, кода, минут, секунд
Преобразователь двоичного кода в двоично-десятичный код градусов, минут и секунд, содержащий шифратор эквивалентов, накапливающий сумматор, первый элемент И и генератор импульсов, выход которого соединен с первым входом первого элемента И, выходы шифратора эквивалентов соединены с соответствующими входами накапливающего сумматора, выходы которого являются выходами преобразователя, отличающийся тем, что, с целью упрощения преобразователя и расширения его функциональных возможностей за счет обеспечения преобразования как прямого, так и обратного двоичного кода, в него введены триггер, счетчик импульсов, коммутатор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй элемент И, первый вход которого соединен с...
Преобразователь двоичного кода в двоично-десятичный код угловых единиц
Номер патента: 1447244
Опубликовано: 27.09.2005
Авторы: Асиновский, Вдовина, Курдюков
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых
Преобразователь двоичного кода в двоично-десятичный код угловых единиц, содержащий первый и второй блоки промежуточного преобразования и преобразователь младших разрядов, входы которого соединены с группой входов младших разрядов преобразователя, а выходы являются выходами младших разрядов преобразователя, отличающийся тем, что, с целью упрощения преобразователя, он содержит формирователь десятков секунд, формирователи единиц и десятков минут, формирователи единиц градусов, десятков градусов и сотен градусов, причем преобразователь младших разрядов выполнен в виде формирователя единиц секунд, входы формирователей сотен и десятков градусов объединены и соответственно подключены к входам...