H03M 7/12 — в системе счисления с двумя основаниями, например двоично-десятичный код

Номер патента: 433474

Опубликовано: 25.06.1974

Авторы: Журавлев, Сафронов, Токаревский

МПК: H03M 7/12, H03M 7/28

Метки: кодов, преобразования

...анализирующих схем, а на вход 5 - единичный (отрицательный) потенциал запрета.При преобразовании дробного двоичного числа в двоично-десятичное оно поступает последовательно, начиная с младших разрядов, на вход переноса 13 комбинационной анализирующей схемы 2 старшей тетрады регистра, а двоично-десятичный код преобразованного дробного двоичного числа формируется в тетрадах 1 статического регистра.При преобразовании целого двоично-десятичного числа в двоичное оно записывается в тетрадах 1 статического регистра, а на вывход переноса 8 комбинационной анализирующей схемы 2 младшей тетрады регистра (нижней см. фиг. 1), а двоично-десятичныи код преобразованного двоичного числа формируется в тетрадах 1 статического...

Номер патента: 434404

Опубликовано: 30.06.1974

Авторы: Галуза, Полищук, Распутный, Сальникова

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...входамиизбирательной схемы и статического регистра, 30 личия позволяют использовать один корректор кода и четырехразрядный тельный регистр для анализа всех то упрощает устройство и сокращает во оборудования.434404 Выход 0000 (О) 0001(1) 0010 (2) 0011 (3) 0100 (4) 1000(8) 1001(9) 1010(10) 1011(11) 1100(12) Отсюда следует, что входная комбинация кода, имеющая значение 5, 6, 7, 8, 9, корректором увеличивается на 3.Вспомогательный регистр 5 служит для хранения четырехразрядной скорректированной информации до окончания такта коррекции данной тетрады,Предлагаемое устройство работает следующим. образом.Двоичный код, предназначенный для преобразования в двоично-десятичный, последовательно старшим разрядом вперед по времени Тпоступает на...

Номер патента: 435519

Опубликовано: 05.07.1974

Авторы: Грехнев, Останков

МПК: H03M 7/12, H03M 7/28

Метки: двоично-десятичного, двоичный, обратнокода

...= 639 о На двухвходовой сумматор 43 поступаюттри слагаемых: с триггеров 18, 20 и 21. В этомслучае срабатывает схема И 32 и через схему ИЛИ 47 в триггер 17 регистра с приходом тактирующего импульса записываетсяединица. Сумматор 43 вырабатывает необходимый в этом случае перенос в старшийразряд, так как через схемы ИЛИ 30 и 31на оба его входа поступает информация.Когда в триггерах 18 и 21 регистра записана 1, а в триггере 20 - О, срабатываетсхема И 32 и с ее выхода через схему ИЛИ31 на второй вход сумматора 43 поступаетвторое слагаемое.В этом случае сумма в сумматоре 43 равнанулю, и это значение суммы с приходом тактового импульса записывается через схемуИЛИ 47 в триггер 17 регистра (образуегсяперенос в старший...

Номер патента: 436343

Опубликовано: 15.07.1974

Автор: Лобов

МПК: H03M 7/12

Метки: десятичнодвоичных, код, преобразования, троично-двоичный, чисел

...сумматоров. На первой ступени, состоящей из сумматоров 22 и 23, в девятиричный код преобразуется двухразрядное десятичное число, состоящее из двух старших цифр А 1 и А исходного десятичного числа. Результат соответствует подсчету значения10 Ап 1+Ап 2в девятиричной системе счисления. Цифры результата получаются на выходе переноса и суммы девятиричного сумматора 22, а также на выходе суммы сумматора 23. К найденному числу справа присоединяется следующая десятичная цифра А з, и полученное четырех- разрядное число поступает на вторую ступень преобразования,На вход -й ступени, состоящей из сумматоров 13 - 17, задается девятиричное число Ь, полученное на ( - 1)-й ступени. К числу 1 справа присоединяется цифра А;+0. Определяемый...

Номер патента: 436345

Опубликовано: 15.07.1974

Авторы: Браткевич, Стахов

МПК: H03M 7/12, H03M 7/28

Метки: кодов

...срр (ю - Р - 1) =- рр(Е) - с (с - 1),ч. е. начиная со старшего разряда.Блок-схема устропства приведена на чертеже,В его состав входит генератор 1 весовых коэффициентов, состоящий из двоичных регистров 2 - 4 и двоичного сумматора 5, десятичный регистр 6 со схемами сдвига влево 7 и вправо 8 и схемами коррекции 9, двоичный регистр 10 со схемами сдвига вправо 11 и влево 12, сумматор 13 результата, блок 14 умножения и блок управления 15.Преобразуемой системе счисления ставится в соответствие (р+ 1) исходных констант, коКонечный результат преобраформируется в конце седьмоготоре 13. Перевод чисел из двоичнои тичную систему счисления (и ществляется известным способ ботают блоки 6 - 12. 4торые располагаются в регистрах генератора 1 в обычном...

Номер патента: 943702

Опубликовано: 15.07.1982

Автор: Бердышев

МПК: H03M 7/12

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...предлагаемого преобразователя.Преобразователь кодов содержитрегистр сдвига 1, блок сумматоров 2, реверсивный регистр сдвига 3, корректируемую.тетраду 1, дешифратор коррекции 5, блок коррекции 6, коммутатор 7, элемент ИЛИ 8, элемент И 9, триггеры 10 и 11, входные шины 12, выходные шины 13, шину 1 ч вида преобразования, шину 15 сдвига вправо, шину 16 сдвига влево, вход 17 синхроимпульсов, вход 18 разрешения режима контроля, контрольный выход 19,Предлагаемый преобразователь имеет два режима работы: рабочий и контрольный. В рабочем режиме после установки в исходное состояние входной двоичный код по шине 12 поступает в регистр сдвига 1. Для выполнения преобразования методом сдвига и кор- ф рекции необходим выполнить опера" цию...

Номер патента: 1206960

Опубликовано: 23.01.1986

Авторы: Блажкевич, Мельник, Поздняков

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...импульсов через элемент И 9 с выхода первого делителя 6 часто" ты который делит частоту генерато"ЭМра 5 на число 2 . Процесс преобразования целой части числа " закончится в момент установки в нуль всех разрядов счетчика 1. При этом на выходе первого дешофратора 2 установится нулевой логический сигнал, запрещающий прохождение импульсов на счетчики 1 и 14, Этот нулевой логический сигнал, пройдя элемент НЕ 12, разрешит формирование двоично-десятичного кода дробной части 20 25 30 35 40 45 50 Я числа Х . При этом импульсы с генератора 5 проходят на вход вычитаниясчетчика 3 через первый делитель 6частоты и третий элемент И 10, а навход сложения счетчика 14 - черезвторой делитель 7 частоты, четвертыйэлемент И 11 и элемент ИЛИ 13, Вовтором...

Номер патента: 1221758

Опубликовано: 30.03.1986

Автор: Редчин

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...кода), то сумма их будет всегда положительной. Дополнительный код первого слагаемого и суммы идентичен прямому коду,т.е: Ни код, поступающий на входы группы 1 преобразователя, ни код, образующийся на выходах сумматора 2, не требуют дополнительной обработки, а следовательно, и дополнительной аппаратуры. В общем случае дополнительный код второго слагаемого получается путем замены во всех разрядах прямогобавления к млад;ему разряду "1".В предлагаемом устройстве дополнительный код второй слагаемого вырабатывает блок коррекции входногокода. "1" переноса старшего разряда, образующаяся при сложении двух слагаемых в дополнительных кодах, не используется.П р и м е р . На входы 1 , 1 , 1 зЭ преобразователя поступает параллельный...

Номер патента: 1229966

Опубликовано: 07.05.1986

Авторы: Красноголовый, Шпилевой, Южаков, Якушев

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, код, кода, реверсивный

....с выхода триггера 13, что разрешает прохождение всех последуйщих импульсов с выхода элемента 15 через элемент ЗИ-НЕ 2 на суммирование в реверсивный двоичный счетчик 9.1Таким образом, благодаря триггеру 14, в двоичный счетчик 9 поступает на один импульс меньше, чем в двоично-десятичный счетчик 8. Данную операцию необходимо произвести, так как в качестве сигналов окончания преобразования используются импульсы обратного переноса, которые вырабатываются в счетчиках 8 и 9 при поступлении (в+1)-го тактирующего импульса, где й - количество тактирующих импульсов, необходимое для считывания преобразуемого кода из счетчиков 8 или 9. Поскольку (щ+1)-й импульс будет поступать для суммирования вреверсивный двоичный счетчик 9, то блокировка...

Номер патента: 1236616

Опубликовано: 07.06.1986

Авторы: Лебедев, Тюкин

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...выхода двоичного счетчика 8. Кроме того, импульс Г с выхода второго элемента1И 3 поступает на вход элемента 5 задержки, на выходе которого образует ся задержанный импульс 1: , время чистого запаздывания которого относительно импульса Г, должно быть мень-ше, чем период следования импульсной последовательности 1, но достаточным для срабатывания регистра 9 записи, Сигнал 1 , поступая с выхода элемента 5 задержки, во-первых, на вход сброса К двоичного счетчика Я, устанавливает его в нулевое состояние, а во-вторых,.по входу предварительной записи С заносит в двоично-десятичный реверсивный счетчик 6 двоично-десятнчный код 11 числа, подлежащего преобразованию. При этом, в случае отличия двоично-десятичного кода Б з, от нулевого значения...

Номер патента: 1256210

Опубликовано: 07.09.1986

Авторы: Кишиневский, Орлов, Шостак

МПК: H03M 7/12

Метки: двоичного, значного, значный, кода

...разрешение элементу И 26 на передачу поступающему по входу 28 сигналу считывания выходного кода.Кроме того, после перехода триггера 10 подготовки в единичное состояние выдается разрешение элементу И 13 на пропускание тактовых импульсов на входы счетчиков 8 и 7 на вычитание, происходит также запись значности я входного кода в счетчик 8.В дальнейшем при поступлении по входу 28 сигнала считывания выходного кода:открываются элементы И 20 группы и считывается выходной код.Одновременно с этим триггер 5 блоки- ровки переходит в единичное состояние, происходит запись в счетчик 7 значности Р выходного кода и выдает разрешение элементу И 18 на прохождение тактовых импульсов на вычитающие вхо 3 1256 ды счетчиков 7 и 8, вход сдвига...

Номер патента: 1262733

Опубликовано: 07.10.1986

Авторы: Золотовский, Коробков

МПК: H03M 7/12

Метки: двоично-десятичных, двоичные, чисел

...записи, поступающий ца П-вход триггера 13, поэтому в триггер запишется знак преобразуемого числа еще до завершения преобразования. После завершения преобразования на вход 28 поступает сигнал разрешения выдачи восьмеричного кода длительностью в один цикл, По этому сигналу эле-. мент И 10 открывается це меняясь. 1( моменту прихода триады, следущей эа первой, отличной от нуля,триггер 14 переходит в единичноесостояние. Алгоритм Формированиявосьмеричной цифры неменяется. Очередная восьмеричная цифра складывается с переносом П или 11 в сумматоре 22. Если преобразуемое числоее имеет знак "-", сумма цифры ипереноса увеличивается ца единицу 25младшего разряда, формируемую элементом И 11, В результате Формирование восьмеричной,цифры на выходах3....

Номер патента: 1266008

Опубликовано: 23.10.1986

Автор: Макаров

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...с первых выходов ПЗУ через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 навходы В,-В сумматора 3. В результа-те одного такта работы в рассматриваемом случае на схему 5 сравненияпоступает новое увеличенное на С,значение кода А , а значения допусков остаются неизменными,При четвертом режиме, когда С;4(А-В) С., АВ, на выходе "Больше"схемы 5 сравнения устанавливаетсяединичный сигнал, разрешающий работуэлементов И 9, а на остальных выходах - нулевые сигналы. Тактовыйимпульс через элемент И 9 и разрешенный д-й канал дешифратора 13 поступает йа -й десятичный разрядсчетчика 14, уменьшая содержимое данного разряда на единицу.Кроме того, импульсный сигнал с выхода элемента И 9 через элемент ИЛИ 10 подается на синхровход регистра 4, при этом...

Номер патента: 1275778

Опубликовано: 07.12.1986

Авторы: Данилин, Иванов

МПК: H03M 7/12

Метки: двоичном, единиц, количества, числе

...на фиг. 2 функциональная схема шифратора с четырьмя входами,Устройство содержит входной регистр 1, группу шифраторов 2, сумматор 3, информационный вход 4 устройства, выход 5 устройства.Шифратор (фиг, 2) содержит дешифратор б и элементв ИЛИ 7 и 8.Устройство работает следующим образом.,На входной регистр 1 поступает и-разрядное число, в котором требуется подсчитать количество единиц. Входной регистр 1 разбивается на К групп по ш разрядов в каждой. Выходы разрядов каждой из К групп входного регистра 1 соединены с входами соответствующих шифраторов 2 группы. На выходе шифраторов 2 группы формируется число, равное количеству единиц, содержащихся в соответствующих группах из ш разрядов входного регистра 1. Такой шифратор может быть...

Номер патента: 1280702

Опубликовано: 30.12.1986

Автор: Шурмухин

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...кода). Двоичный код номера преобразуемого разряда с выхода счетчика 3 поступает на адресные входы формирователя 4 эквивалентов, на выходекоторого устанавливается значениететрадного эквивалента преобразуемого разряда, соответствующее его адресному входу, С выхода формирователя 4 значение тетрадного эквивалентапоступает на входы комбинационногосумматора 5, на первые входы которого поступает информация с регистра 8. 30Результат суммирования с выходакомбинационного сумматора 5 поступает на адресные входы младших разрядовблока 6 коррекции, на выходе которогоустанавливается значение эквивалентасуммы, и поступает на информационныевходы регистра 8, а единица переносапоступает на вход переноса сумматора5 старшей тетрады.Вьщеленные на...

Номер патента: 1283978

Опубликовано: 15.01.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...каждом такте обра- . Кбатывается К его десятичных цифр, причем они предварительно преобразуются из двоично-десятичного кода н более компактный двоичный ь 1 д. Поскольку двоичное значение д-ой К- разрядной группы десятичных цифр может быть представлено н виде (А + В ) 7., где А и В, - перваяфи вторая части двоичного значения .-ой группы десятичных цифр, аее вес, то преобразование этой группы десятичных цифр представляет собой суммирование двух двоичных эквивалентов значений А. Ъ и В. 7.1с суммой предыдущих эквивалентон.Рассмотрим работу предлагаемого преобразователя при К = 3.Перед началом преобразования устанавливаются в ноль триггеры входного регистра 1, переключателя 2 эквивалентов и накапливающего сумматора 5 (эти цепи установки на...

Номер патента: 1283979

Опубликовано: 15.01.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...шифратором 8, 30Преобразование целых двоично-десятичных чисел осуществляется следующим образом.До прихода первого управляющего импульса все триггеры преобразовате ля устанавливаются в О (цепи установки в "0" на Фиг,1 не показаны), Сигналы на выходах,16 - 19 блока 7 управления согласно закону его функционирования (табл,2) также устанав ,ливаются в "0", при этом на выходе коммутатора 3 устанавливаются нули. Значение первой младшей двоично-десятичной цифры через вход 11 пгеобразователя и сумматор 5 поступает на вход шифратора 8, на выходе которого согласно его таблице истинности (табл.2) вырабатывается двухразрядный код младшей части адреса двоичного эквивалента для преобразования первой десятичной цифры, Первый управляющий импульс,...

Номер патента: 1285604

Опубликовано: 23.01.1987

Авторы: Лопато, Тукаль, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...ды этого сумматора поступает произведение, образованное в блоке 4 умно жения в виде двух слагаемых А и В. С помощью сумматора 15 трехрядный двоичный код преобразуется к двухрядному и записывается в регистр 14.Преобразователь работает следующим образом.Пусть в исходном состоянии регист 14 сумматора 5 обнулен, а счетчик 1 установлен в некоторое начальное состояние (например, в нуль), по зна чению которого из блока 3 считывается нулевой двоичный код (цепи начальной установки не показаны).С приходом первого импульса на тактовый вход 6 преобразователя в регистр 14 сумматора 5 записывается нулевой код, в регистр 2 тетрады с информационного входа 7 преобразователя заносится значение ш-й, самой старшей десятичной цифры преобразуемого числа, а...

Номер патента: 1290535

Опубликовано: 15.02.1987

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...нормализованное во входномформате с шестнадцатиричным основанием, может оказаться ненормализованным в формате с ,двоичным основанием, поэтому по значению старшегоразряда регистра 2 мантиссы осуществляется контроль нормализации. Еслиэтот разряд равен нулю, то единица 55на нулевом (инверсном) выходе этогоразряда регистра, заведенная на входблока 8 управления, открывает элемент И 19, котсрый дает разрешение на первый выход блока 8 управления на сдвиг (без знака) регистра 2 мантиссы влево и на вычитание единиц из счетчика 1 порядка. Сдвиги в регистре 2 мантиссы и вычитание единиц в счетчике 1 порядка осуществляется под воздействием тактовых импульсов до тех пор, пока в старшем (первом, разряде регистра 2 мантиссы не появляется...

Номер патента: 1292187

Опубликовано: 23.02.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...значений второго,третьего и четвертого разрядов Б, два первых из которых в этом такте участвуют в вычислении на сумматоре 1 Значения второго и третьего разрядов, вырабатываемые во втором такте, участвуют в этом же такте в образовании Бзначения трех разрядов. которого (Б , Я, и Б ) снимаются са э, гвыхода 7. После выполнения второго4 .такта в регистры 2 гэ заносятся Б, Б, Я, где 1 с=2,3,4 соответственно, а также значения выходных переносов из сумматоров 1 - 1 для вычисления на них в третьем такте значений трех7 б 6 следуюших разрядов Б, Б, Я, где 3=1.,2,3. В регистр 2 г с входа 6 записывается нулевая информация.В третьем такте на сумматорах 1, -вычисляются величинызС выхода 7 при этом снимаются величины Я Б Я В конце третьего7 6такта...

Номер патента: 1292188

Опубликовано: 23.02.1987

Автор: Омельченко

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, код, кода

...и третьего 20 элементов задержки на:второй 2,третий 13 и четвертый 14 элементы И. Первый, второй, третий и четвертый элементы И ксммутнруются соответствующими разрядами регистраО. Едддддичддсе состояние разряда регистра 10 разрешает прохождение соответствующего двсичногс эквивалента разряда тетрады. Нулевое состояние разряда запрещает прахажденйе двоичпагс эквивалента. Двоичный эквивалент, соответствующий младшему разряду тетрады, с выхода первого элемента И 8 поступает на первый вход первого двоичнага сумматора 15 и суммируется с эквивалентам, у которого ВР представ - ляет собой "2". Так как тетрада вслучае двоична-десятичнага числа неможет одновременно содержать единицу в разрядах, соответствующих весам 4 дд 8, то двор;чтец,д 1 завив...

Номер патента: 1300640

Опубликовано: 30.03.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...параллельным кодом на вход сдвигателя 3, Одновременно с этим в блоке 7 управления сдвигом по значению двоично-десятичной тетрады, записанной в регистре 6 тетрады, и предыдущему признаку длинного цикла преобразования, хранимому в триггере 9, на выходе 37 вырабатывается потенциал переноса в соседнюю старшую тетраду, на выходах 36-34 образуются потенциалы сдвига на 0,1 или 2 разряда влево соответственно (если все потенциалы нулевые, то на выходе сдвигателя 3 обеспечиваются нули), на выходе 33 формируется потенциал выбора режима работы накапливающего сумматора 4 ("0" - сложение, "1" - вычитание), а на выходе 38 - потенциал признака длинного цикла преобразования для обрабатываемой тетрады (табл.1).В соответствии со значением сигналов на...

Номер патента: 1300641

Опубликовано: 30.03.1987

Автор: Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, преобразования

...блока5 преобразования на ПЗУ для случая,когда в каждом такте работы устройства преобразуются две цифры десятичного операнда и шесть цифр двоичногооперанда, т.е, когда Р = 2 и 1 = б,В качестве ПЗУ применены ИС 500 РЕ 149емкостью 256 х 4. В режиме преобразования двоично-десятичного кода вдвоичный с разрешения сигнала навходе 7 устройства выбирается информация из ПЗУ 13, 13 , а в случаеобратного преобразования - из ПЗУ13 , 13 , , Выходу ПЗУ 13 , 13 и13 , 13 объединены "монтажным ИЛИ".ЗфВ табл. 1 приведен порядок записиинформации в ПЗУ 13, 133 ав табл,2 - порядок записи информации 20в ПЗУ 13 и 13Работу устройства рассмотрим вдвух режимах,Преобразование двоично-десятичного кода в двоичный. В исходном состо янин на вход 7 задания режима...

Номер патента: 1302438

Опубликовано: 07.04.1987

Автор: Лебедев

МПК: H03M 7/12

Метки: другую, кода, одной, позиционного, системы, счисления

...числа в шестнадцатиричное и обратно В этом случае Б = 10, К = 16, ш = 2. В качестве шестнадцатиричных цифр используются двухразрядные десятичные числа 00, 0115.При переводе числа из десятичной системы счисления в шестнадцатиричную на вход 10 подается логический "О.". При этом константа, на которую производит умножение умножитель 7, равна 10, а работать умножитель 7 и сумма-тор 8 будут в шестнадцатиричной системе счисления.Перевод десятичного числа, например, 3875 осуществляется следующим образом.На выходах 4 элементов первой строки матрицы появятся деСятичные коды 02, 04, и 02. На выходе 5 последнего элемента первой строки матрицы поя- вится десятичный код 03,шестнадцати- ричной цифры числа шестнадцатиричных единиц содержащихся...

Номер патента: 1304175

Опубликовано: 15.04.1987

Автор: Колосов

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...содержит суммирующие ярусы 1 и 2, каждый из которых состоит из сумматоров 3 и блоков 4 коррекции.Первый ярус содержит декаДы, в 15 каждую из которых входит 4-разрядный многовходовой сумматор, выходы которого подключены к соответствующим входам преобразователя двоичного кода в двоично-десятичный данной декады 1-2-4-8, Разрядность по входу таких преобразователей равна 6. Младший разряд изменений не претерпева" ет. К входам сумматоров каждой декады первой ступени подключены ответвления младших 14-разрядных входов двоичного кода. Разветвления сделаны в соответствии с весами двоичных разрядов.Для преобразования разрядов с 14-го по 23-й входного двоичного кода используется второй ярус преобразования, Он состоит из 4-х декад, в каждую из...

Номер патента: 1305869

Опубликовано: 23.04.1987

Авторы: Кудряшов, Шишков

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, код, кода

...4,и производится обнуление регистраи двоично-десятичного счетчика 1 О.После записи в двоичный счетчик 3числа И дешифратор 5 разрешает прохождение импульсов генератора 1 через элемент И 2, Эти импульсы поступают на тактовый вход регистра 7 ивторой вход элемента И 9 независимоот значения сигнала на входе 19 выбора режима. При единичном значении сигнала на входе 19 и мпульсы генератора1 проходят на вычитающий вход двоичного счетчика 3 уменьшая записанноен него число, После прохождения М-гоимпульса двоичный счетчик 3 переходит в нулевое состояние и дешифратор5 запрещает дальнейшее прохождениеимпульсов через элемент И 2,Число импульсон К, прошедших через элемент И 9 на вход двоично-десятичного счетчика 10 равно числу так 1тов, в которых на...

Номер патента: 1314462

Опубликовано: 30.05.1987

Автор: Простов

МПК: H03M 7/12

Метки: кодов, преобразования

...работает вдвоичном коде, а вторая группа двоичных счетчиков 5,1-5,п работает в двоично-десятичном коде, При совпадениивходной кодовой комбинации и кодовойкомбинации первой группы двоичныхсчетчиков 4,1-4,п на выходе блока 3сравнения появляется сигнал, которыйостанавливает генератор импульсов.Счетчики 4,1-4,п и 5.1-5,п также ос 1314462танавливаются, что служит разрешени 1ем съема кода с выходов счетчиков5,1-5.и.1 40 Рассмотрим пример преобразованиядвоичного числа 1111 (15 ,) в двоична-десятичное. В этом случае свходного регистра 1 на элемент И-НЕ10 поступает команда с нулевым уров-,нем, определяющая работу счетчиков4 в двоичном коде и счетчиков 5 вдвоична-десятичном коде. После прихода десяти тактовых импульсов вдвоичных счетчиках...

Номер патента: 1317662

Опубликовано: 15.06.1987

Авторы: Гришин, Орехов, Тябин

МПК: H03M 7/12

Метки: двоичный, код, кода, унитарного

...между собой, что позволяет при выдаче выходного преобразуемого кода его вновь записывать в регистр 2.В качестве формирователя одиночного импульса 4 может быть использован любой формирователь, обеспе чивающий по фронту запускающего сигнала на первом выходе импульс положительной полярности длительностью, равной длительности импульса на тактоном входе 10 (фиг. 2 а), а на втором выходе - импульс, фронт которого должен опережать Фронт импульса на первом выходе, а спад его должен быть задержан относительно спада импульса на втором выходе (фиг. 2 в,г). Генератор серий импульсов 5 предназначен для формирования К импульсов, синхронных с сигналами на входе .10 и задержкой первого импульса серии не менее чем на период сигнала на входе...

Номер патента: 1322482

Опубликовано: 07.07.1987

Авторы: Бесчастных, Боронило, Мелешко, Нуров, Середа

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...1 становится равным или превьппает преобразуемый,цвоичный код. Если число на выходе первого сумма. - торапревьппает преобразуемый дво 5 10 5 20 25 35 40 45 50 55 ичный код, то с второго выхода "Аъ В"исчезнет, а на третьем выходе "А ( В"схемы 6 сравнения появляется сигналуровня логической единицы, которыйразрешает прохождение тактовых импульсов с генератора 5 импульсов через первь,й элемент И 8 на вход обратного счета первого двоично-десятичного счетчика 10, в который был предварительно записан двоичный код числа "9", С каждым тактовым импульсомэто число уменьшается на единицу, соответственно уменьшается двоичноечисло на вьходе первого гумматора 1,В момент равенства этого числа преобразуемом ,цвоичному коду на третьем выходе "А ( В"...

Номер патента: 1325708

Опубликовано: 23.07.1987

Автор: Чистяков

МПК: H03M 7/12

Метки: весом, двоичного, код, кода, младшего, произвольным, разряда

...выход дешифратора 8, 10 в следующее состояние, При этом по перепаду сигнала на первом входе формирователя 12 на его выход выдается единичный сигнал, который, поступив на вход генератора 1 импульсов, блокирует выдачу тактовых импульсов, поскольку младшая часть счетчика 17 во время преобразования находится в режиме записи, то состояние регистра 14 оказывается пере писанным в соответствующие разряды счетчика 17, Следующий цикл преобразования начинается после прихода очередного импульса на вход 18 установки исходного состояния, 25Структура предлагаемого преобразователя позволяет за счет расширения числа выходов дешифратора 8 и соответствующего числа блоков памяти констант увеличить секционирование выходного счетчика. Наличие счетных...