Преобразователь кодов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 8171 19) (1 1)4 Н 03 М 7/1 ФВШ;щр-,яец" ПИСАНИЕ ИЗОБРЕТЕНИЯ Тс: МУ СВИДЕТЕЛЬСТВ ЪЛК; 1)" Н АВТ юл. В 10 ернетики Шкити льство ССС) ПРЕОБРАЗОВАТЕЛЬ КОДОВ 57) Изобр втоматики ти ой ение относится к обл цифровой вычислител Иве ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетУ 317061, кл. Н 03 МПатент США В 35355кл. 235-155, опублик,хники и может быть использова при построении арифметических устройств и преобразователей иэ системысчисления с одним основанием в систему счисления с другим основанием. Целью изобретения является расширение класса решаемых задач засчет обеспечения преобразования в кодпроизвольной о-й системы счисленияи повышение быстродействия. Поставпенная цель достигается тем, что впреобразователь кодов, содержащийтреугольную матрицу делителей, дополнительно введены группа элементовИ-ИЛИ, группа дешифраторов, элементНЕ. 4 табл. 5 ил.Изобретение относится к вычислительной технике и автоматике и может бь 1 ть использовано при построении арифметических устройсгв ЦВГ 1, в сис 5 темах управления и специализированнь)х устройствах обработки информации для преобразования позиционного кода из системы счисления с одним основанием в систему счисления с другим 10 основанием,Целью изобретения является расширение класса решаемых задач за счет обеспечения преобразования в код произвольной с 1-й системы счисления, а также повышение быстродействия.На фиг. 1 приведена блок-схема предпагаемого преобразователя; на фиг. 2 - структурная схема блока де,11 ени 51; н 11 11)и 1. 3 и 4 - функциональная схема блока деления для преобра 15 20 зования из восьмиричного кода в пятиричтть 1 й; 11 а фттг. 5 - схема подключения д е и 1 и ф 1) 11 т о 1) ( ) л .Предлагаемый преобразователь (фиг, 1) содержат матрицу, состоящую 25 из блоков 1 деления, группу элементов И 1-И:1 И 2, группу дешифраторов 3, элеметтт НЕ 4, входы 5 преобразовате ля кода по меньшему основанию, входы 30 двоично-Р-ичного кода по большему основанию 6 преобразователя, выходыпреобразователя и управляющий вход 8 преобразователя.Блок 1 деления (фиг. 2) содеРжит матриць 1 9-12 э,лементов И и представ ляет собой по существу двухуровневую комбинационную логическую схему,отображающую таблицы определения цифры чттстного и остатка. на фиг. 3 и 4 40 представлено поэлементное выполнение матриц элементов И 9-12, которые соединяются между собой линиями связи13-15.Каждая матрица элементов И может 45 представлять собой прямоугольную решетку проводников, в узлах которой расположены элементы И, В качестве элемента И может быть использован транзистор. На фиг. 3 представлена схема реализации матриц 9 и 10 эле - ментов И, которые отображают табл,1 и 2. На один из входов каждого элемента И столбцов матриц 9 и 10 подается старший разряд делимого К 1+ представленный цифрой в позиционном Р-ичном коде. Позиции этого разряда образуют группу входов 16 с матриц 9 и 10 элементов И. На вторые входы каждого элемента И матриц 9 и 1 О (фиг. 3) подается константа с 1 новой системы счисления, в которую переводится исходное число и которая является делителем, представленным также в позиционном коде. Позицтти делителя с номерами 0,1,2с 1-1 образуют группу входов 16 матриц 9 и 101)лементов И. Выходы каждого элемента И матрицы 9 (фиг. 3), для которых соблюдается условие К + )с 1, образуют группу выходов 14, которая объединяется с одноименными входами элементов И матрицы 11 (фиг. 4), образуя группу выходов 14 значения цифры частного С. представленного в пози)ционном коде. Выходы элементов И матрицы 9, для которых соблюдается условие К , сс 1, образуют группу выходов 16 матрицы 9 элементов И и подаются соответственно на один из входов элементов И матриц 11 и 12 (фиг. , образующих группу входов/16 матриц 11 и 12 элсментов И, На в торые входы каждо го э цемента И матриц 11 и 12, образующие группу входов 16 подается младший разряд делимого а,(С ) ), представленного1также позиционным кодом в Р-ичном счислении, Вь)ходы элементов И матрицы 10, цля которых соблюдается условие К),с 1, образуют группу выходов 15, которая объединяется соответственно с выходами элементов И матрицы 12 (фиг, 4). Объединенные выходы элементов И матриц 1 О и 12 образуют группу выходов 16 - значение цифры остатка К представленного в позиционном коде.В соответствии с э гим для получения цифры частного С используются1табл. 1 и 3, а для получения цифры остатка К - таблицы 2 и 4. Табл. 11и 2 составлены так, что их столбцы соответствуют возможным значениям цифры а 1, а строки - значениям цифры с 1. В каждой позиции табл, 1 записаны все точные значения цифры частного С , имеющие местс) при соответсттвующих этой позиции цифрах а и а в табл. 2 - остатки К при этих же позициях цифр а, и Ч, Табл. 3 ипредназначены для ио:тучения значения цифр частного и остатка, расположенных в тех позициях табл, 1, для которых выполняется условие а г с 1.Каждый из столбцов этих таблиц соответствует значению иифрь) аа кажлая 1 з трок одной цз позиций табл. 1 лпр которьх аЧ, ВследстЭ)цц эт 1 г Оца Обозначецп сочетанием цифр а и Ч лля которого эта пози ция была рассчитана. В каждой позиции таб.п. 3 записано точное значение цифры частного С а в каждой пози/ )ццц табл. 4 - точное значение цифры Остатка К 10ПроцесС: определения цифры частного ц цифры остатка по этим таблицам состоит в следующем, По значениям цифр а . и 1 обращаемся к табл. 1)табл. 3 и 4 не происходит и ца выходе устройства сразу же получаем точное значение цифр частного и остатка. В случае же, если а ( 1, происходит одновременно обращение к табл.320 и 4 и по сочетанию цифр а и 1, аФ )- выбираются позиции, хранящие значеие цифры частного и цифры остатка.Преобразователь кодов работает в двух режимах. 25При преобразовании чисел в код с меньшим основанием на вход преобразователя (фиг. 1) подается ш-разрядное число А, представленное в коде с основанием Р, которое через элементы И-ИЛИ 2 группы при наличии сигнала У, поступает на входы 16 блоков деления первой строки.Блоки 1 деления осущ ствляют деление старшего разряда А на основание35 новой системы счисления 1. В результате этого на их выходе формируется частное С и остаток К,. Затем остаток Кпоступает на вход 167 (ш)-го блока деления первой строки, 40 на вход 16, которого подается разряд А р , а на вход 16 з - основание 1.1Частное С , полученное при деленииь1 Юстаршего разряда А , поступает нарФвход 16 блока деления ш-го столбца 45 2-й строки, а на нходы 16.1 также подается константа 1 основания новой системы счисления. В результате деления на выходах 16и 16этих блоков1 формируются цифры частного С и остатка К , а также одновременно7т-С и Ки т.д., процесс деления повторяется ш 1 оегР раз. Остаток от деления в первой строке будет являться младшей цифрой числа А в системе счисления с 1, а остаток от деления в ш 1 од Р-строке - старшей цифрой преобразованного числа в новую систему счисления. Таким образом, за один такт раб- ты схемы на выходах 7 преобразоват - ля кодов появляется код преобразованного числа А в системе счисленияИсходя из этого максимальная задержка н схеме преобразования кодовравна:где- задержка в одной ячейкелблока 1,(1247 7 в пятиричную систему счис 9ления:1 2 4 7Ф01: 5 - 12: 5 - 04; 5 - 47; 5 - - .400: 5- 02: 5 - 20:5 - 17: 5 ф 0 00:5 - ф 03:5 в +:5 - ф 2 00:5 - 05: 5 - 0 01:5 - 1 00:5- - 0 А = (1247 ) = (010204 )При переводе чисел из двоичной системы счисления в код с любым большим основанием число А по и-разрядов через дешифратор 3 и элементы И-ИЛИ 2 при нулевом значении У, поступает на входы 16 блоков 1 деления. Дальнейший процесс преобразования аналогичен преобразованию чисел из системы счисления с большим основанием всистему счисления с меньшим основанием. Единственным ограничением является то, что число, получаемое на1выходе дешифраторов, 2 должно быть в системе счисления с осцованием больше основания новой системы счисления.Таким образом, максимальная задержка при преобразовании чисел иэ двоичной системы счисления в систему счисления с любым большим основанием в преобразователе кодов составляет7= ш 1 оц Р 177 д,71-нигде д - задержка в элементах дешифратора.1381717 Продолжение табл. 4 0 О О О 1 1 1 1О О О 6 О1 6 0 О О 0 О О 1 1 7 0 0 0 О 0 О 0 1 Таблица 2 а 2 О 1 О 1 О 1 О 1 3 О 1 2 О 1 2 О1 4 0 1 2 3 О 1 2 3 5 0 1 2 3 4 0 1 2 6 О 1 2 3 4 5 0 1 7 О 1 2 3 4 5 6 0 Та блица 3 Ч) ЛЧ ОЛ 2 50 ОЛЗ ОЛ 4 7 ОЛ 5552 О 0 1 1 2 2 3 3 ОЛ 6 3 0 0 0 1 1 1 2 2 ОЛ 7 Формула из обре те нияПреобразователь кодов, содержащий треугольную матрицу блоков деления, выходы остатка каждого из которых, кроме последних блоков деления всех строк, соединены с входами первого и-го разряда соседнего младшего блока деления соответствующей строки треугольной матрицы, выходы преобразователя соединены с выходами остатка последних блоков деления всех строк треугольной матрицы, о т л и ч а ю щ и й с я тем, что, с целью расширения класса решаемых задач за счет обеспечения преобразования в код произвольной о-й системы счисления, а также повышения быстродействия, в него введены группа дешифраторов, группа элементов И-ИЛИ, элемент НЕ, 2 О а треугольная матрица блоков деления содержит ш столбцов и К = ш 1 оя р строк, где ш - число разрядов входного кода с основанием р, а К - число разрядов выходного кода с основанием 25 с, причем 1 -я (д = 1-К) строка мат 1 - 1рицы содержит ш -+1 ор, рстолбцов, входы второго о-го разряда 1-го ( = 1 - в) блока деления первой 3 О строки матрицы соединены с выходом 1-го элемента И-ИЛИ группы, первые входы которого соединены с входом 1-го разряда входов преобразователя по меньшему основанию, входы 1-го35 разряда вхоДов по большему основанию которого соединены с входами -го дешифратора группы, выходы которого соединены с вторыми входами )-х элементов И-ИЛИ группы, третьи входы 4 О которых соединены с управляющим входом преобразователя и через элемент НЕ с четвертыми входами элементов И-ИЛИ группы, выходы частного блока деления д-и строки матрицы соединены 45 с входами второго и-го разряда блоков, деления ( + 1)-й строки того же столбца матрицы, входы кода основания всех блоков деления матрицы соединены с входом основания системы счисления преобразователя.Таблица 1 0 1 2 3 4 5 6 7 3-1 0 1 2 3 4 5 6 7 0 0 1 1 2 2 3 3 О О О 1 1 1 2 2 О О О О 1 1 1 1 О О О О 0 1 1 1 0 О 0 0 О О 1 1 0 0 0 0 0 О О 11381717 иг Составитель М,ЛрцавскийТехред Л;Сердюкова Корректор М Дем едактор Л.Лежни о 4/5 Зак одписноСР ВНИИПИ ног по д 113035, Мни Прозвоствено-полиграфическое предприятие жгород, ул, Проектная Тираж 9 осударстве ам изобрет ква, Ж,комитета СС открытий каянаб., д. 4