Преобразователь двоичного кода в двоично-десятичный код угловых единиц

(191 (11) 35 РЕСПУБ ЗМ 7/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ИЗОбРЕТЕНИ 0 СТВ ТОРСНОМ 4 4143419/2431, 10. 8623.03.88.Московский ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО К ИЧНО-ДЕСЯТИЧНЫЙ КОД УГЛОВЫХ юл. В 11лесотехнический ин ЕДИ рачев, В.А.Подол В.. Бобров 681,325(08 Авторское 8929, кл. торское с 4282, кл. е зовате тся со Постчто в/12, 1984,(57) Изобретениеавтоматики и цифртехники и может б построени ных преоб тения явл образован гается те тносится к областивой вычислительнойть использовано прих двоично-десятичей. Целью изобреращение времени превленная цель достипреобразователь,1383505 содержащий группу элементов ИСКЛЮЧЛ/ОЦЕР ИЛИ 1, сумматор 2, регистр 3, схему сравнения 4, элементы И 5,6, элемент И 31 И 7, двоично-десятичный реверсивный счетчик 9,дополнительно Изобретение относится к автоматике и вычислительной технике и можетбть использовано в системах автоматического управления, сбора информации,контроля производственных процессовдля визуальной оценки в угловых единицах постоянных и изменяющихся углови величин, представляемых в двоичном цифровом коде.Целью изобретения является сокращение времени готовности преобразователя к работе,На чертеже приведена блок-схемапредлагаемого преобразователя.Преобразователь содержит группу 1 15элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор 2,регистр 3, схему 4 сравнения кодов,элементы И 5 и 6, элемент ИЛИ 7, элеь 1 ент НЕ 8, двоично-десятичный реверсивный счетчик 9, вход 10 константы 20Преобразователя, вход 11 сброса преобразователя, тактовый вход 12 преобразователя, информационный вход 13г 1 реобразователя, коммутатор 14, постоянное запоминающее устройство 15,Регистр 16 последовательного приближения, счетчик 17, одвовибратор 18,элемент И 19.Для достижения укаэанной цели впредлагаемом преобразователе используется комбинированный алгоритм получения эквивалента входного кода, который начинается п тактами последовательного приближения (поразрядно,начиная со старшего разряда), а продолжается следящим режимом работыдо сравнения кодов в схеме 4,Преобразователь работает следующимобразом,Сигналом по входу 11 сброса, поданным вследствие включения питанияили независимо от этого, устанавливается в исходное состояние регистр 3,введены коммутатор 14, постоянное запоминающее устройство 15, регистрпоследовательного приближения 16,счетчик 17, одновибратор 18, элемент И 19. 1 табл, 1 ил. 2а также двоично-десятичный реверсивный счетчик 9, регистр 16 последовательного приближения и счетчик 17. Первый вслед за этим тактовыйимпульс с входа 12 тактовых импульсов проходит через элемент И 19, поскольку второй его вход подключен к инверсному выходу счетчика 17, находящегося в единичном состоянии. С выхо. да элемента И 19 тактовый импульс следует на тактовый вход регистра 16 последовательного приближения, на выходах которого устанавливается код 01.,1, (см. таблицу), соответствующий первой половине полного угла, Этот код в качестве адреса поступает на постоянное запоминающее устройство 15, где записаны две группы слов: П - коды которых соответствуют двоично-десятичному коду разрядности И угловой меры, Е - коды которых соответствуют двоичному коду разрядности И угловой меры, Код 0 из постоянно,го запоминающего устройства через коммутатор 14 поступает на вход регистра 3, откуда ймпульсом с выхода элемента ИЛИ 7 перезаписывается на первый вход схемы 4 сравнения и на вход сумматора 2, Выход сумматора 2 подключен к второму входу коммутатора 14, который при наличии единичного уровня на выходе счетчика 17 отключает его от входа регистра 3.В таблице приведены переходы регистра прследовательного приближения.На втором выходе схемы 4 сравнения вырабатывается единичный сигнал, если код на входе 13 больше кода Э, и нулевой, если код на входе 13 меньше кода О. Сигнал сравнения записывается в старший разряд регистра 16 последовательного приближения по приходу на его тактовый вход второго тактового импульса (см. таблицу). 11 о второму тактовому импульсу с входа 12,аналогично описанному, происходитопределение квадранта, в котором находится угол, эквивалентный входномукоду. При этом в регистре 16 формируется два равряда кода П.По третьему, четвертому и т.д. импульсам определяются октант, шестнадцатая и т.д. части полного угла,в которых находится значение определяемого .угла. При этом на выходахП и Е постоянного запоминающего устройства 15 формируются коды, хранящиеся по адресам, соответствующимуказанным долям полного угла в двоичном и двоично-десятичном кодах.Практически нет необходимостив количестве разрядов, определяемыхпоследовательным приближением, большим четырех, поэтому целесообразнодля управления переходом к следящемурежиму работы воспользоваться выходом третьего разряда Я счетчика 17, 25По приходу с тактового входа 12 пятого тактового импульса на выходесчетчика 17 формируется нулевой сигнал и элемент И 19 закрывается. Понулевому уровню на выходе счетчика 17. З 0коммутатор 14 отключает от входа регистра 3 выход Р постоянного запоминающего устройства 15 и подключаетвыход сумматора 2 к входу регистра 3.По спаду логического уровня навыходе счетчика 17 одновибратором 18вырабатывается импульс, управляющийзаписью двоично-десятичного кода угловых единиц Е с выхода постоянногозапоминающего устройства 15 в двоич6но-дееятичный реверсивный счетчик 9по его информационным входам,Таким образом, блок-схема преобразователя приходит в соответствие,необходимое для работы его в следящем 45режиме и, начиная с шестого тактовогоимпульса, преобразователь функционирует в полном соответствии с описанием его работы, приводимым дляизвестного устройства однако в пре 50делах 1/6 части полного угла.Время, необходимое для вхожденияпреобразователя в следящий режим вэтом случае соответственно в 16 разменьше, чем на полном угле.55Формула изобретения Преобразователь двоичного кода в двоично-десятичный код,угловых еди ниц, содержащий сумматор, регистр,схему сравнения, первый и второй элементы И, элемент ИЛИ, двоично-десятичный реверсивный счетчик, элемент НЕи группу элементов ИСКЮЧАЮЩЕЕ И 11 И,первые входы элементов ИСКЛЮЧА 101 ЦЕЕИЛИ группы соединены с входом константы преобразователя, вторые входысоединены с выходом "Больше" схемысравнения и с входом переноса сумматора, первые входы которого соединеныс выходами элементов ИСКЛЮЧЛЮШЕЕ ИЛИгруппы, вторые. входы сумматора соединены с выходами регистра и с первыми входами схемы сравнения, вторыевходы которой соединены с информационным входом преобразователя, входсброса которого соединен с входамисброса регистра и двоично-десятичногореверсивного счетчика, выходы которого являются выходами преобразователя,тактовый вход которого соединен спервыми входами первого и второгоэлементов И, вторые входы которыхсоединены соответственно с выходамиМеньше" и Больше схемы сравнения,а третьи входЫ первого и второго элементов И через элемент НЕ подключенык входу сброса преобразователя, выходы первого и второго элементов И соединены соответственно с входами инкремента и декремента двоично-десятичного реверсивного счетчика и кпервому и второму входам первого элемента ИЛИ, выход которого соединенс входом записи регистра, о т л ич а ю щ и й с я тем, что, с цельюсокращения времени преобразования,в него введены коммутатор, постоянноезапоминающее устройство, одновибратор, счетчик, третий элемент И и регистр последовательного приближения,тактовый вход которого соединен с выходом третьего элемента И и с синхровходом счетчика, выход которого соединен с первым входом третьего элемента И, с управляющим входом коммутатора и через одновибратор с входомзаписи двоично-десятичного реверсивного счетчика, информационные входыкоторого подключены к группе выходовдвоично-десятичного кода постоянногозапоминающего устройства, группа выходов двоичного кода которого соединена с первой группой входов коммутатора, вторая группа входов которогосоединена с выходами сумматора, авыходы коммутатора соединены с инфор383505 мационными входами регистра, адресныевходы постоянного запоминающего устройства соединены с выходами регистра последовательного приближения,информационный вход которого соединен с выходом "Ьольше" схемы сравнения, вход сброса регистра последовательного приближения соединен с входом сброса преобразователя и входом сброса счетчика, тактовый вход преобразователя соединен с вторымЖвходом третьего элемента И. Такт Вход Выходы 0 х х х х х хх х х х х х 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 4 Р ПП, П О 5 П ППП Р О 1 1 1 1 П, П П П 0 1 1 1 П Пн Пк Пн По Р Р Р 7 П 0 1 1 Пт Рв Р Пн По П Пв Рю П Пв Р 7 П. П. П О П П 0 1 1 10 П,Р П П П П П О 1 П Р Р 0 П Р 5 По П 9 Рв П Р Р П Пз Р Р, Ро х Р 13 Составитель М,АршавскийРедактор Л.Лангазо Техред М.ХоданичКорректор М,йароши Заказ 1351/55 Тираж 928 Подписное ВНИИНИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5