Триггер

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 835 НТНОЕ ОСУДАРСТВЕННОЕ ПАТЕДОМСТВО СССРОСПАТЕНТ СССР) л ЛлФ % Р% ллФлсфйлллЮВЮллл Гл л":юфлл лл 1 1л( 1 лл1 лл мл: В л л. лЫ.Зл лл Ллл л 1 фац лил л:л,л,л к-с юФлТЕНИЯ Е идете В СКОМ К н арых микросхем вной технике,рабрина. - М:рис. 7 17,роводниковая , стр. 121, рис. 198 орах 11-14 зисторах 2 нулевого и выполнен нзисторах племента сторах 15- 0 питания ементы И- ментарных ент И-НЕ 6 транзист 25, трэн шину 31 НЕ 1-5 МДП-тра - на ком слитель- водникосхемам биполяры о н шину 3 иала, эл комплеа элем а имвымформа отенц 1 на 32-35 альнымосноверов.повыше ции зис-трэн ие бысторах ра,цель детыресвязястав остигается тем, что элемента заряда с агрузк ионир ал на ая ие(54) ТРИГГЕР Изобретение о ной технике,вым цифро хранения ин ных и полевых тра Цель изобрет родействия тригге Поставленная триггер содержит ч соответствующимииг, 1 пред лена электрическ иггера; на фиг, 2, 3 - электрическ МДП логических элементов 2 И-НЕ входящих в состав триггера, ер содержит первый элемент И-НЕ элемент И-НЕ 2. третий элемент ятый элемент И-НЕ 4, шестой эле- Е 5,четвертый элемент И-НЕ б, ионный вход 7, тактовый вход 8, ыход 9, инверсный выхад 10, элеяда, выполненные на биполярных На ф схема тр схемы К и ЗИ-НЕ,Тригг 1, второй И-НЕ 3, и мент И-Н информац прямой в менты зар(57) Изобретение относится к вычислительной технике, а именно к полупроводниковым цифровым интегральным схемам хранения информации на основе биполярных и полевых транзисторов, Цель изобретения - повышение быстродействия триггера. Поставленная цель достигается тем, что онсодержит четыре элемента заряда с соответствующими связями, Элементы заряда обеспечивают ускоренный перезаряд нагрузочных емкостей триггера во время переходных процессов. В установившемся состоянии транзисторы элементов заряда заперты и не оказывают влияния на формирование логических уровней в триггере. 1 з,п. ф-лы, 3 ил,36-41.Три гге КЛЮЧЕННУ)О дующим об равен логи ментов 2 и "1", следов ячейка на э работают в Предполож ройства 9 н на инверсн кость, нагр ства 9, за логической р на емкостную н у, подк выходу 9, функц ует слеразом. Пусть сигн входе 8 ческому О, тогда на выходах эле всегда присутствует логическая ательно, выходная бистабильная лементах 5 и 3 и триггер в целом режиме хранения информации, им, что на прямом выходе устаходится сигнал логической 1, а ом 10 - логического "0", т,е, емужающая прямой выход устройряжена до уровня напряжения "1", Пока сигнал на входе 8 равенО одна из двух вспомогательных бистабиль- поддерживаться уровень логической "1" за ных ячеек на элементах 1, 2 или 6, 4 всегда . счет сигнала логического "0" с выхода эленаходится в запрещенном состоянии (в за- . мента 4. Установившиеся уровни сигнала висимости от логического уровня,присутст- приведут к переключению элементов 3, 5 и вующего на информационном входе 7 5 к переходу уровня сигнала на выходе 9 в устройства), т.е. их выходы выходы элемен- состояние высокого уровня. В триггере при тов 2 и 6) принимают единичное значение. подаче на вход 8 сигнала логической "1", Устанавливающиеся при этом состояния когда на входе 7 находится сигнал высокого вспомогательных бистабильных ячеек апре- уровня, открываются МДП транзисторы 20, деляются уровнем сигнала на входе 7, Пред 21, 22. биполярный транзистор 13 и по предположим, что тактовый сигнал принимает ложен ной связи между выходом 9 и эмиттеединичное значение, когда на информаци- ром транзистора 13 происходит заряд онном входе присутствует логический О, тог- емкости эмиттерным током транзистора 13, да на первом, второй и третьем входах ввразбольшим,чемуизвестногорешения, элемента б устанавливается уровень логиче где В - коэффициент усиления транзистора ской "1", а на его выходе устанавливается 13. После установки сигнала высокого уров- сигнал логического О. Выход логическогоня на выходе 9 и подаче на вход 8 низкого элемента 2 при этом своего состояния (логи-: уровня сигнала МДП транзистор закрывает- ческая "1") неизменит, поскольку вспомога- ся, что приводит к запиранию транзистора тельная ячейка на элементах 1, 2 сохраняет 20 13, и элемент заряда на транзисторах 20, 21. свое состояние. Установившиеся уровни . 22,13"наурбвеньсигналалогической "1" не сигналов на выходах элементов 2; 6 приве-оказывает влияния. Приэтом элемент зарядут к переключению логическихэлементовда натранзисторах 23, 24, 25, 14 также не 3, 5 выходной ячейки и переходу уровня оказывает влияния на процесс формировасигнала на прямом выходе триггера в состо ния логической "1" на выходе 9, так как на- яние логического "0", Сигнал логической "1" ходится в выключенном состоянии из-за появитсяодновременносовхддаэлементов присутствия логического "0" на затворе 2, б и на затворах МДП транзисторов 23, 24 транзистора 25. Формирование сигналов 25, которые откроются и приведут к отпира-логического "0" и "1" на выходе 10 происхонию биполярного транзистора 14 и установ дит аналогично выходу 9.лению уровня логического "0" на выходе 9, Таким образом, предложенноетехничепо дополнительно сформированной связи ское решение позволяет увеличить быстро- между выходом 9 и коллектором транзисто-действие устройства хранения информации ра 14. При этом емкость нагрузки, подклю-как при работе на большую емкость нагрузченная к выходу 9, будет разрякаться через 35 ки, так и при работе и на малую емкость открытый биполярный транзистор 14, а сиг- нагрузки.нал логического "0" будет удеркиваться на Формула изобретен ия выходе 9 за счет выходного напряжения от- . 1, Триггер, содержащий шесть элеменкрытого транзистора 14 до тех пор, пока на тов И-НЕ, выход первого элемента И-НЕ входе 8 будет находится сигнал логической 40 соединен с первым входом второго элемен- :"1" и пока не произоидет переключение вы- та И-НЕ, выход которого соединен с первым ходной бистабильной ячейки на элементах 3 входом третьего элемента И-НЕ, с первым и 5. После переключения выходной ячейки и входом четвертого элемента И-НЕ, первым подачи на вход 8 сигнала логического "0" входомпервогоэлементаИ-НЕ,второй вход МДП транзистор 23 закрывается, закрыва которого соединен с вторым входом четвер- ется соответственно биполярный транзи- того элемента И-НЕ и выходом пятого элестор 14, который после этого не оказывает мента И-НЕ, первый вход которого является никакого влияния на состояние выхода 9, информационным входом триггера, а втоЭлемент заряда на транзисторах 20, 21, 22, рой вход соединен с выходом четвертого 13 не оказывает никакого влияния на про элемента И-НЕ и первым входом шестого цесс формирования уровня логического "0" элемента И-НЕ, второй вход которого являна выходе 9 из-за присутствия логического ется прямым выходом триггера и соединен "0" на затворе транзистора 22, переводяще- с выходом третьего элемента И-НЕ, второй.го элемент заряда в выключенное состоя- вход которого соединен с выходом шестого ние, При подаче на вход 8 сигнала 55 элементаИ-НЕиявляетсяинверснымвыхологической "1", когда на входе 7 находится дом триггера, тактовым входом которого явсигнал вьсокого уровня,на первом и втором ляется второй вход второго элемента И-НЕ,входах элемента 2 установятся уровни логи- который соединен с третьим входом четверческой 1", а на его выходе - уровень логи- того элемента И-НЕ, о т л и ч э ю щ и й с я ческого "0". На выходе элемента 6 будет тем, что, с целью повышения быстродейст.1783579 81 вия триггера, он содержит четыре элемента заряда, первый выход первого элемента заряда подключен к шине питания и соединен с первым выходом второго элемента заряда, второй выход которого соединен с выходом третьего элемента И-НЕ и первым выходом третьего элемента заряда, второй выход которого подключен к шине нулевого потенциала и соединен с. вторым выходом четвертого элемента заряда, первый выход которого соединен с выходом шестого элемента И-НЕ и вторым выходом первого элемента заряда; первый информационный вход которого соединен с выходом второго элемента И-НЕ и третьим информационным входом третьего элемента заряда, первый информационный вход которого соединен с выходом пятого элемента И-НЕ, а второй информационный вход соединен с вторым входом второго элемента И-НЕ, вторым информационным входом второго элемента заряда, первым информационным входом четвертого элемента заряда, вторым информационным входом первого элемента заряда, третий информационный вход которого соединен с первым входом пятого элемента И-НЕ, первым информационным входом второго элемента заряда, третий информационный вход которого соединен с выхо дом четвертого элемента И-НЕ, второйинформационный вход четвертого элемента заряда соединен с выходом первого элемента И-НЕ,10 2.Триггерпоп.1, отличающийся тем, что каждый элемент заряда содержит биполярный транзистор, МДП-транзисторы, резистор, первый вывод которого подключен к шине нулевого потенциала15 триггера, а второй-вывод соединен с базой биполярного транзистора и истоком первого МДП-транзистора, истоки МДП-транзисторов, кроме первого, соединены со стоками йредыдущих МДП-транзисторов,20 сток последнего МДП-транзистора является первым выходом элемента" заряда и соединен с коллектором биполярного транзистора, эмиттер которого является вторым выходом элемента заряда, затворы МДП 25 транзисторов являются соответствующими информационными входами элемента заряда,. Редактор макова дательский комбинат "Патент", г. Ужгород,Производстве а, 101 Заказ 4519 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж. Раушская наб 4/5