Запоминающее устройство

О П И С А Н И Е (11) 435561ИЗОБРЕТЕН И ЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеслублик 1) Зависимое от авт. свидетельства 6056 18-24(22) Заявлено 09.10,72 (21) с присоединением заявки 11 с 11/00 51) М,) Приоритет осударстеенныи камитеСовета Министров СССРпо делам изооретенийи открытий Го 25 53) УДК 681.327.6(088.8) Опубликовано 05.07,74. Бюллет та опубликования описания 14,11.7(71) Заявител иевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революцииЗАПОМИНАЮЩЕЕ УСТРОЙСТВ ми 2,Упр диненИзвестно запоминающее устройство (ЗУ), содержащее накопитель, входы которого подключены к адресным усилителям чтения и записи и усилителям записи соответственно, а выходы - к усилителям чтения, регистр адреса, выход которого подсоединен к дешифратору адреса, и блок управления.Однако время выборки слова в известном ЗУ в значительной степени зависит от времени прохождения сигнала через дешифратор адреса.Цель изобретения - повышение быстродействия устройства. Для достижения этой цели предлагаемое ЗУ содержит распределитель импульсов, один вход которого подключен к выходу дешифратора адреса, а выход - ко входам адресных усилителей чтения и записи. Вход схемы сравнения кодов подсоединен к выходу регистра адреса, а выход - к другому входу распределителя импульсов. Вход регистра конца массива подключен к блоку управления, а выход - к другому входу схемы сравнения кодов.На чертеже изображена блок-схема предложенного ЗУ,Запоминающее устройство содержит регистр адреса 1 с информационными входаяющий вход регистра адреса 1 соеблоком управления 3. Выход регистра 1 подключен ко входу дешифратора 4 и к одному из входов схемы сравнения кодов 5.Выход дешифратора 4 соединен с одним из входов распределителя импульсов 6, другой 5 вход которого подключен к выходу схемысравнения кодов 5. Другой вход схемы сравнения кодов 5 подсоединен к выходу регистра конца массива 7 с информационными входами 8 Выход распределителя импульсов 6 10 подключен ко входам адресных усилителейчтения и записи 9, выходы которых соединены со входами накопителя 10. Разрядные выходы накопителя 10 подключены ко входам усилителей чтения 11, выходы которых соеди иены со входами регистра слова 12. Выходыпоследнего подключены к усилителям записи 13, выходы которых подсоединены к разрядным,входам накопителя 10. Блок управления 3 имеет вход 14 и ряд выходов, которые сое динены с управляющими входами дешифратора 4, усилителей записи и чтения 9, регистра конца массива 7, усилителей чтения 11, усилителей записи 13 и регистра слова 12.Работает ЗУ следующим образом.25 По сигналу с блока управления 3 в регистрконца массива 7 записьпвается адрес последней ячейки массива. По сигналу с блока управления 3 в регистр адреса 1 записывается адрес первой ячейки массива. Дешифратор 4 30 дешифрирует первый адрес и включает в ра435561 Составитель В. РудаковТехред О. Вешкина Корректор Н. Учакина Редактор Н, Вирко Заказ 3101/13 Изд,992 Тираж 591 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и огкрытий Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 боту распределитель импульсов 6, который с этого момента вырабатывает последовательность импульсов. После включения в работу распределителя импульсов 6 работа дешифратора 4 блокируется блоком управления 3. Под воздействием сигналов с распределителя импульсов 6 усилители чтения и записи 9 последовательно опрашивают ячейки накопителя 10, Распределитель импульсов 6 будет вырабатывать импульсы до тех пор, пока на выходе схемы сравнения кодов 5 не появится сигнал, который будет свидетельствовать о том, что массив закончился. Предмет изобретенияЗапоминающее устройство, содержащее накопитель, входы которого подключены к адресным усилителям чтения и записи и усилителям записи соответственно, а выходы - к усилителям чтения, регистр адреса, выход которого подсоединен к дешифратору адреса, и 5 блок управления, отл и ч а ю щееся тем, что,с целью повышения быстродействия устройства, оно содержит распределитель импульсов, один вход которого подключен к выходу дешифратора адреса, а выход - ко входам 10 адресных усилителей чтения и записи, схемусравнения кодов, один вход которой подсоединен к выходам регистра адреса, а выход - к другому входу распределителя импульсов и регистр конца массива, вход которого подклю чен к блоку управления, а выход - к другомувходу схемы сравнения кодов.