Запоминающее устройство

О П И С А Н И Е (п 1 44848 ОИЗОБРЕТЕНИЯК АВТОРСКОМУ СВттДЕТЕЛЬСТВУ Союз СоеетеэаСоциал истицесваРеспублик(51) М. Кл. б 11 с 11 Конитет по деизм зобрътений и открыти при Совете Министров СССР. Й. Небукин 71) Заявитель Киевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революции4) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ Изобретение относится к области запоминающих устройств (ЗУ) .Известно ЗУ, содержащее накопитель, подсоединенный к регистру адреса, регистр силыкорректирующего кода, один выход которого 5подключен к входам блоков кодирования идекодирования и к одному из входов первойсхемы сравнения, выход которой подсоединенк блоку управления, а другой вход - к выходусхемы определения кратности отказов и одному из входов второй схемы сравнения, другой вход которой подключен к выходу блокадекодирования, блок генерации корректирующих слов, выход которого подсоединен к одному входу распределительного блока, другим 15входом подключенного к выходу блока схемИ и к одному из регистров кодового слова,а выход через блок схем ИЛИ - к блокудекодирования, схему определения отказавших разрядов, входы которой подсоединены к 20выходам регистров кодового слова, а выход -к информационному входу блока схем И ик входу схемы определения кратности отказов,Однако известное ЗУ имеет невысокую эффективную емкость.Предлагаемое ЗУ отличается от известноготем, что оно содержит дополнительный накопитель, адресный выход которого подключен к выходам старших разрядов регистра ЗО адреса, а разрядныи вход и выход соответственно к другому выходу и входу регистра силы корректирующего кода.На чертеже приведена блок-схема предлагаемого ЗУ. Оно содержит регистр адреса 1 с входом 2, состоящий из регистра номера ячейки 3 и регистра номера страницы 4, который образуют старшие разряды регистра 1, Выход регистра 1 соединен с входом 5 накопителя 6, а выход регистра 4 - с адресным входом 7 дополнительного накопителя 8. Емкость накопителя 6 составляет р страниц, емкость накопителя 8 - р ячеек. Разрядный выход 9 накопителя 8 соединен с одним из входов регистра силы корректирующего кода 10, один из выходов которого связан с разрядным входом накопителя 8,Кодовый выход 11 накопителя 6 соединен с кодовыми входами регистров 12, 13 кодового слова. Кодовый выход регистра 12 связан с одним входом блока схемы ИЛИ 14, с другим входом которого через распределитель 15 соединен выход блока 16 генерирования корректирующих слов, а выход блока схемы ИЛИ 14 связан с кодовым входом блока декодирования 17. Один управляющий выход блока 17 соединен с блоком управления 18, имеющим вход 19 и выход 20. Информационный выход блока 17 связан с одним входом блока схем ИЛИ 21, с другим входом кото 44848060 65 рого соединен инверсный информационный выход регистра 13, а выход блока схем ИЛИ 21 связан с информационным выходом 22 устройства.Информационный вход 23 устройства соединен с информационным входом блока кодирования 24, Кодовый выход блока 24 связан с одним входом блока схем ИЛИ 25, с другим входом которого соединен инверсный кодовый выход регистра 12, а выход блока схем ИЛИ 25 связан с разрядным входом накопителя 6.Кодовые выходы регистров 12, 13 соединены с входами схемы 26 определения отказавших разрядов. Выход схемы 26 через блок схем И 27 связан с управляющими входами регистров 12 и 15 и непосредственно соединен с входом схемы определения кратности отказа 28. Выход схемы 28 связан с одним входом схемы с одним входом схемы сравнения 29, с другим входом которой соединен другой управляюгций выход блока 17, а выход схемы 29 связан с блоком 18. Выход схемы 28 соединен также с одним входом схемы сравнения 30, с другим входом которой, а также с управляющими входами блоков 17 и 24 связан другой выход резистра 10, а выход схемы 30 соединен с блоком 18 и другим входом регистра 10.Работает устройство следующим ооразом.Соответствующая г-й (1(р) странице накопителя 6 г-я ячейка накопителя 8 настраивается путем изменения ее содержимого на код, сила и которого определяется максимальной кратностью имеющих место в ячейках г-й страницы накопителя 6 отказов (под силой и корректирующего кода подразумевается его способность обнаруживать ошибки кратности от 1 до и включительно), Например, если максимальная кратность имеющих место в ячейках г-й страницы накопителя 6 отказов равна К то сила корректирующего кода равна Й+з, :где з - кратность возникающего отказа (имеющие место в ячейках г-й страницы накоггителя 6 отказы являются результатом накопления в этих ячейках возникающих в разные моменты времени отказов кратности з). При обнаружении в какой-нибудь ячейке г-й страницы накопителя 6 отказа кратностиг+з, что возможно, когда в ячейке, содержащей Й-кратный отказ, произойдет отказ кратности з, г-я ячейка накопителя 8 перестраивается на код с силой, равной А+2 з, затем при обнаружении отказа кратности й+2 з -на код с силой й+Зз и т". д. Перестройка г-й ячейки накопителя 8 происходит всякий раз, когда в какой-нибудь ячейке г-й страницы накопителя 6 будет обнаружен отказ, кратность которого равна силе используемого 1-й страницей накопителя 6 корректирующего кода.Для обращения к ячейке г-й страницы накопителя 6 адрес этой ячейки необходимо записать по входу 2 в регистр 1. При этом по адресу, записанному в регистр 4, из г-й ячейки накопителя 8 считывается слово, которое определяет силу используемого г-й страницей накопителя 6 корректирующего кода. Считан 5 10 15 20 25 30 35 40 45 50 55 ное из накопителя 8 слово поступает в регистр 10, после чего блоки 17 и 24 настраиваются на используемый код,При записи информационное слово по входу 23 поступает в блок 24, с выхода которото кодовое слово через блок схем, ИЛИ 25 запи. сываются в накопитель 6,При считывании кодовое слово из накопителя 6 поступает в регистр 12, а с его выхода через блок схем ИЛИ 14 - в блок7 (считывание кодового слова из накопителя 6 и запись его в регистр 12 могут быть совмещены во времени со считыванием слова из накопителя 8 и записью его в регистр 10). Блок 17 определяет наличие ошибки в считанном слове.Если сигнал ошибки из блока 17 отсутствует, информационное слово с его выхода через блок схем ИЛИ 21 выдается на выход 22.Если сигнал ошибки имеет место, выдачи информационного слова на выход 22 не происходит. Обратный код содержимого регистра 12 поступает через блок схем ИЛИ 25 в ту же ячейку накопителя 6, а затем считывается из накопителя 6 в регистр 13.Схема 26 определяет отказавшие разряды ячейки по совпадению содержимого одноименных разрядов регистров 12 и 13, Схема 28 определяет кратность имеющего места отказа, которая сравнивается схемой 29 с кратностью ошибки, определяемой блоком 17, а схемой 30 - с содержимым регистра 10.В случае равенства кратности ошибки и кратности имеющего места отказа обратный код информационной части кодового слова, записанного в регистр 13, выдается через блок схем ИЛИ 21 на выход 22 (при использовании систематических кодов выделение информационной части кодового слова не представляет затруднений), При этом на выходе 22 получается правильное информационное слово.Пример, Пусть в ячейку накопителя 6 записано кодовое слово 01001010 (многоточием обозначены контрольные разряды), а в результате имеющего место в ней, например, тройного отказа кодовое слово имеет вид 11111010 (в подчеркнутых разрядах произошло искажение информации, вызванное,возникновением тройной ошибки). После записи в ту же ячейку накопителя 6 обратного кода считанного слова и считывания его информационная часть кодового слова будет представлять собой 10110101, что после инвертирования в регистре 13 даст правильное информационное слово 0100 1010. В случае, если кратность ошибки не равна (меньше) кратности имеющего место отказа, обратный код информационной части кодового слова на выход 22 не поступает. Схема 26 через блок схем И 27 запрещает выдачу с регистра 12 через блок схем ИЛИ 14 в блок 17 содержимого отказавших разрядов. Вместо этих разрядов к блоку схем ИЛИ через5распределитель 15 подключаются разряды блока 16 (в качестве блока 16 может быть использован, например счетчик). Блок 16 начинает последовательно вырабатывать возможные комбинации нулей и единиц (корректирующие слова), число разрядов в которых равно числу отказавших разрядов в ячейке накопителя 6. Работа блока 16 прекращается, как только из блока 17 в блок 18 поступит сигнал отсутствия ошибки. После исправления искаженного кодового слова информационное слово из блока 17 поступает через блок схем ИЛИ 21 на выход 22.Указанную коррекцию искаженного кодава го слова можно было бы производить и в слу. чае равенства кратности ошибки и кратности имеющего место отказа, однако с целью повышения быстродействия, использована выдача обратного кода информационной части,кодового слова, записанного в регистр 13, через блок схемы ИЛ 1 Л 21 па. выход 22.По окончании считывания, если схема.30 определит равенство кратности имеющего место отказа и силы используемого кода, вся информация с 1-й страницы накопителя 6 выводится, схема 30 обеспечивается изменение содержимого регистра 10, после чего блоки 17 и 24 перестраиваются на код, сила которого иа з единиц выше силы предыдущего кода; далее осуществляется ввод информации в. 1-ю страницу накопителя 6 и запись.в-ю ячейку накопителя 8 нового слова из регйстра 10. "Если кратность отказа неравна (меньше) силы используемого 1-й страницей накопителя 6 корректирующего кода, указанные операции(вывод информации с -й страницы накопителя 6, изменение содержимого регистра 10 и т. д.) не производятся, и 7-я страница накопителя 6 продолжает использовать прежний код.5Предмет изобретенияЗапоминающее устройство, содержащее накопитель, подсоединенный к регистру адреса, регистр силы корректирующего кода, один 10 выходкоторого подключен к входам блоковкодирования и декодирования и к одному из входов первой схемы сравнения, выход которой подсоединен к блоку управления, а другой вход - к выходу схемы определения крат ности отказов и одному из входов второй схемы сравнения, другой вход которой подключен к выходу блока декодирования, блок генерации корректирующих слов, выход которого подсоединен к одному входу распределитель ного блока, другим входом подключенного квыходу блока схем И и к одному из регистров кодового слова, а выход через блок схем ИЛИ - к блоку декодировапия,схемуопределения отказавших разрядов, входы которой 25- подсоединены к выходам регистров кодовогослова, а выход - к информационному входу блока схем И и к входу схемы определения кратности отказов, отличающееся тем, что, с целью повышения эффективной емкости 30 устройства, оно содержит дополнительный накопитель, адресный вход которого подключен квыходам-старших разрядов регистра адреса, а разрядный вход -и выход - соответственно к другому выходу и входу регистра силы кор ректирующего кода.каз 1154/14ЦНИИП Подписнов СССР Типография, пр, Сапунов Изд,1237 Государственного по делам изо Москва, Ж, Тираж омитета Совета М етений и открыти аушская наб., д.