Запол1инающее устройство

СвВЗ Советских Социалистических Республик(32) Приоритет -Опубликовано 15.06.74. Бюллетень М 22Дата опубликования описания 01.09.75 Государственный комитет Совета Министров СССР ао делам изобретенийи открытий(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Ооласть применения предлагаемого устройства - цифровые системы обработки информации с последовательным вводом и выводом информ ац;ш.Известны Д-разрядные запоминающие устройства (ЗУ) с последовательным вводом-выводом информац 11 и, содержащие формирователи стробов адреса, записи и считывания, формирователи записи и считывания, в которых для сокрашения объема оборудования используется один общий для всех разрядов блок выделения информации из считанных сигналов.В таких ЗУ информация при считывании преобразуется из:1 араллельной формы в последовательную с помощью линий задержек (ЛЗ), включенных на выходах каждой из Я шин считывания, Г 1 ри этом время задержки каждой госледующей ЛЗ нарастает линейно от разряда к разряду, обеспечивая тем самым возможн сть обслуживания всех Я рабочих разрядов одним блоком выделения информации в режиме разделения времени.Однако подобным ЗУ авойствены такие недостатк 11, как зависимость максимального време;ш задержк 11 ЛЗ от количества разрядов и необходимость использования ЛЗ с малым коэффициентом затухания и широкой полосой прапускания, что усложняет конструкцшо многоразрядных ЗУ. С целью упрощения запоминающего усгройства с Одним 001 цим Олоком выделени информации в него дополнительно введены рапределитель импульсов, триггер, элемент 5 И, коммутационные схемы и ключевыс схемы. Причем входная шина Обращение соединена со входом установки в исходное со.стояние распределителя и входом установки в 1 триггера. Водная тактовая шина сое динена со входом распределителя и через эле.мент И, другой вход которого подключен к выходу триггера, - со входами формирователей стробов адреса, записи и считывания.Выходы распределителя соединены с управ ляющими входами соответствующих коммутационных схем и с управляющими входами ключевых схем. Ш;1 на Вход информации устройства 1:сдключена ко входу формирователя записи, выход котопого соединен с спгнза ными входамп ключевых схем. При этом Л, с линейно нарастающими временами заде:.жк.1 исключаются из ЗУ, а к аж.ом 1 выбранном адресу подается не одно, как обычно, а Я о, ращений, где Р - ч 1 сло рабочих разрядов ЗУ, Таким образом, воспроизведение хранимой информации так же, как и ее за.1 ись, произгюдится последовательно во времени, на 1 ная с 1-го и кончая Я-ым рабочим разрядом.На чертеже приведена схема ЗУ, включаю- ЗО щая в себя нако.штель 1, блок спнхронизации 2, содержащий распределитель импульсов А триггер 4, элемент И б, формирователи стробов адреса, записи и считывания соответственно б, 7, 8; адресный блок управления 91 блок записи 10, состоящий цз одного общего разрядного формирователя записи 11 и Я ключевых схем 12; блок считывания 13; содержащий Я коммутационных схем И и один общий блок выделения информации 15,Предлагаемое ЗУ работает следующим образом.Импульс обращения устанавливает распределитель 3 в исходное состояние, а триггер 4 - в состояние . При этом на управляющем входе элемента И 5 появляется разрешающий потенциал, Под действием тактовых импульсов распределитель 3 вырабатывает сигналы, управляющие ключевыми и коммутационными схемами соответственно 12 и 14, а формирователи стробов б, 7, 8 формируют соответственно строб адреса и стробы записи или считывания, в зависимости от выбранного режима работы ЗУ - режима Запись или Считывание. Прц этом ио каждому тактовому импульсу производится запцсь или считывание информации только в одном из рабочих разрядов. После 1(-го тактового импульса цикл записи пли считывания 1( рабочих разрядов закончен и производится сброс триггера 4 в исходное состояние, запрещающее работу блока синхронизации 2, После смены адреса подается новый импульс обращения и весь цикл работы ЗУ повторя. ется,Ввод информации осуществляется последовательным кодом непосредственно на вход общего формирователя заццсц 11, а вывод - с выхода общего формцрователя считыванияОбъем оборудования предлагаемого ЗУ без 5 ЛЗ существенно меньше, чем у известных ЗУэтого типа с ЛЗ. Выигрыш в ооъеме оборудования увеличивается с ростом чц:ла разрядов, так как сложность известных ЗУ с ЛЗ есть нелинейная функция количества рабочих 10 р азр ядов,Предмет цзобретения15 Запоминающее устройство, содержащеенакопитель, формирователи стробов адреса, записи и считывания, формирователи записи и считывания, отличающееся тем, что, с целью упрощения устройства, в него дополнительно 20 введены распределитель импульсов, триггер,элемент И, коммутационные схемы ц 1(лючевые схемы, причем входная шина Обращение соединена со входом установки в исходное состояние распределителя и входом уста-.новки в 1 триггера, входная тактовая шина соединена со входом распределителя ц через элемент .И, другой вход которого подклю.чен к выходу триггера, - со входамц формирователей стробов адреса, заццсц и счцтыва- ЗО ния, выходы распределителя соединены с управляющими входам 1 соответствующих коммутационных схем и с управляющими входамп ключевых схем, шина Вход информации устройства подключена ко входу формирова теля зациси, выход которого соединен с сигнальными входами ключевых схем.432599 Составитель А, Мерзляко Редак ред Г. Васильева корректор И. Симкн. Цветко ПодппсноСР ип. Харьк. фил. пред. Патент аказ 502/969 Изд.1717 ЦНИИПИ Государственного ком по делам изобрет Москва, )К, РаушТираж 591 тета Совета Министро ний и открытий ская наб., д. 4/5