Буферное запоминающее устройство

О П И С А Н И Е ИЗОБРЕТЕН ИЯ Мб 052 Союз Советских Соцналнстнцеских Реслублнк(51 М Кл. Я- Обу 5 осударстевиимй комитетСовета Мииистрое СССРоо делам кзобретекийи откритий) Удк 681,52б 088 8) Дата опубликования описания 1510,7 72) Авторы изобретения 03 техники О ВЫЧИСЛИЙОЛ го института 73) Заявит(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТ А.В. Тимашев и А Особое колтстРУкторское Рязанского радиотвхиич Изобретение относится к области автоматики и вычислительнойтехнике и может быть использованов импульсных и цифровых устройствах. 5Известны буФерные запоминающие устройства, предназначенныедля снижения до допустимого зна. чения местной (по времени) частоттыследования импульсов и содержа ощие двоичный счетчик, ячейку памяти и узел управления.Однако быстродействие такихустройств ограничено из-за невозможности одновременного действия 15на счетчик последовательности входных импульсов и импульсов, поступающих с выхода узла управления.К недостаткам известных устройствотносится также необходимость жестиой синхронизации моментов времени воздействия входной и выход-.ной частот, приводящая к логичес-кой сложности управляющих этимичастотами схем,Поедлагаемое уствойство от-,личается тем, что в нем шина выходных импульсов и шина входных импульсов подключены ко входам первой, схемы "Ин и через элементы задержки к первым входам соответственно второй и третьей схем "И". Выход первой схемы "И" через схе формирования сигнала запрета соединен со вторыми входами второй и третьей схем нИн. Выход второй схему "И" подключей к суммирующему входу двоичного счетчика, а выход третьей схемы "И" ко входу узла управления.Это позволяет повысить быстродействие устройства.Схема буферного запоминающего устройства показанлна чертежеустройство содержит л -разрядный двоичный счетчик 1, узел управления 2, элемент памяти 3, первую схемуИ" 4, схему формйрования сигнала запрета 5, вторую схему "И" б, третью схему "И" 7, элементы задержки 8 и 9, шицу вход - Жщ импульсов 10, шину одроса П ило 4 о 45 3шину выходных импульсов 12.устройство работает следующим образом.Входные импульсы текущей частоты Убд поступают на первый вход первой схемы " 4 и через элемент задержки 8 на первый вход второй схемы "И" бе При прохождении входного импульса через схемч и содер.аыое счетчика 1 увеличивается на единицу, Импульс опрашивающей частоты , в случае, если в ячейке памяти 3 записана единица, вызывает появление выходного импульса, Одновременно выходной импульс поступает на вход схемы "И" 4 и через эле;лент задержки 9 на первый вход схемы "И" 7. При прохождении выходного импульса через схему "И" 7, с помощью узла управления 2 содержимое счетчика 1 уменьшается на единицу. Наличие совместного действия входных импульсов и импульсов опрашивающей частоты с длительностями Б определяется схемой "И" 4. В случае несовпадения импульсов входной и выходной частот на выходе схемы "И" 4 сигнал отсутствует и схема формирования сигнала запрета 5 раз решает прохождение сигналов на сум мирующлй вход счетчика 1 и на вход узла управления 2.В случае если входные импульсы и выходные импульсы перекрывают ся во времени, на выходе схемы "И" 4 возникает сйгнал с длительностью Г, , зависящей от времени совпадения этих импульсов. Схема формщ,ования сигнала запрета 5 вырабатывает сигнал запрета длительностью 2 . , если на ее входе действует сигнал длительности , -Х При ГГ схема 5 сиг нала запрета не вырабатывается и перекрывающиеся на это время сигна лы входной и выходной частот дейст вуют на счетчик 1. Однако счетчик построен таким образом, что совместное действие сигналов входнойи выходной частот в течение времени Г= йене вызывает нарушения его работоспособности.Этолегко осущестнить например длнсчетчиков, реагирующих на ронтвходннх импульсов и имеющих времевосстановления Гбу-уТаким образом, если схема вырабатывает сигнал запрета, это означает,что на вход устройства действуетимпульс записи и одновременно подается импульс опрашивающей частоты. В этом случае состояние счетчика ве меняется, так как вторая итретья схемы "И" не пропускают этиимпульсы. Если сигнал запрета отсутствует, это означает, что сигналы записи и считывания следуют неодновременно или, что время совпадения этих сигналов меньше Г.ПРИМЕТ ИЗОБРЕТЕНИЯ Буферное запоминающее устройство, содержащее двоичный счетчик, выход которого через элемент памяти соединен с шиной выходных импульсов, шину входных импульсов, шину опроса, соединенную с другйм входом элемента памяти, узел управления, выход которого связан с вычитающим входом счетчика, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, шина входных импульсов и шина выходных импульсов подключе., ны ко входам первой схемы "И" и через элемент задержки к первым входам соответственно второр и третьеи схем "И", выход первой схемы "И" через схему формирования сигнала запрета соединен со вторыми входами второй и третьей схем "И" выход второи схемы "И" подключен к суммирующему входу двоичного счетчика, а выход третьей схемы "И" - ко входу узла управления.446052 Составитель Ае ТИМЙШВВвхина т-ед Н,Сенина едактор Л Издеа1 ираж ф Заев 5 4 У одписи 11111111111 редириятие Патент, Москва, Г 59, Бережковская иаб., 24 сударствепиого комитета во делам изобретений и Москва, 13035, Раушска цета Министров и. крытийиаб 4 йгх