Запоминающее устройство

ОП ИСАНИЕ изоьевтЯНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(11) 48 ОЦО Сена Советских Социалистических Республик) М, Кл, 611 с 22) Заявлено 23.02.72 ( 1751052/18-2 п исоединением заявк осударственный комитет света РАинистров СССР ло делам изобретенийи открытий, Раков физико-механический институт АН Украинской ССР4) ЗАПОМИ НА УСТРОЙСТВО 3; блок мнощий фазовый 6, генератор литель частотриггерный :ватель 11 и Изооретение относится к области дискретной техники и автоматики и может быть использовано прт 1 построении устройств, пред,назначенных для запоминания аналоговыхсигналов (уровней постоянного напряжения). 5Известно аналоговое ЗУ, содержащее,последовательно соединенные блок ключевыхэлементов и накопитель, выполненный на:конденсаторах, блок многозначной коррекции,состоящий из задающего генератораделите оля частоты, генератора пилообразного напряжения, фазового модулятора и фазового де.тектора, коммутатор. Выходы коммутаторасоединены с соответствующими конденсаторами наихтителя.Однако такое ЗУ недостаточно надежно.Целью изобретения является повышениенадежности работы устройства.Эта цель достигается тем, что в устройство введены триггерный делитель частоты,формирователь и выходная следящая схема.Вход триггерного делителя частоты соединенс,выходом делителя частоты блока многозначной коррекции, а выход через формирователь соединен с управляющим входом выходной следящей схемы, сигнальный входкоторой соединен с выходом блока многозначной коррекции,На чертеже представлена схема устройства. Оно содержит блок кгпочевых элемен. ЗО тов 1; накопитель 2; коммутаторгазначной коррекции 4, содержамодулятор 5, фазовый, детекторпилообразного напряжения 7, деты 8 и задающий генератор 9делитель частоты 10; формироследящую схему 12.ЗУ работает следующим образом.Запоминаемые сигналы (уровни постоянного напряжения) СУпоступают на л идентичных следящих схем с ключевыми элементами 1, к управляющим .входам которых подключена штина записи. При поступлении сигнала записи на накопителе 2 запоминаются мгновенные значения входных напряжен.ш, Затем сигнал записи прекращается, и запоъвненная информация начинает цир,кулировать по блоку многозначной коррекции 4, Совместно с звеньями питания 7 и 9 и накопителем 2 этот блок образует много- устойчивые элементы с числом состояний, определяемым коэффициентам деления делителя частоты 8. Число состояний, в свою очередь, определяет точность, с которой поддерживается неизменным, дискретный уровень запомненного нагпряжения на,данном конденсаторе. Подключение блока многозначной коррекции к раз,тичным запоминающим конденсаторам накопителя 2 осуществляется по приходе на к ммутатор 3 управляющих импульсов от де180110 П р е д м е т и з о,б р е т е н и я Агк Составитель А. ВоронинТехред Т. Миронова Корректор И. Симкина Редактор Л. Утехина Заказ 1083/1537 Изд.927 Тираж 648 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж.35, Раушская наб., д. 4/5Тип, Харьк, фил. пред, Патент лителя 10, запуск которого производчтся имульсами делителя 8. На выходе фазового модулятора 5, таким образом, последовательно поягзляются уровни постоявного напряжения первого, второго запоминающих,конденсаторов и т. д.Триггерный делитель 10 частоты в гг раз совместно с формирователем 11 обеопечивают поступление на угравляющий вход следящей схемы 12 имдульсов, совпадающих по длительности и частоте следования с выходными напряжениями делителя 10, С одним из этих напряжений (г-ьгм) импульсы совгаадают гакже,по фазе. При этом поскольку второй (сигнальный) вход следящей схемы подклюен,ко входу фазового модулятора 5, блок ключевых элементов 1 имеет на выходе на,пряжение г-го запоминающего конденсатора. Подавая:на второй вход делителя 10 имгпульсы опроса с 1, можно обеспечить последовательное:появление на выходе всех запомненных напряжений.Решение задачи последовательного опроса известными методами потребовало бы применения в схеме дополнительного многофазного распределителя,;который существенно сложнее обычного делителя, и коммута. тора. Таким образом, предложенная схема обеспечивает заметное снижение аппаратурных затрат. Устройство нозволяет осуществлять запись и опрос с любым другим алгоритмом работы,5 Запоминающее устройство, содержащее 10 последовательно соединенные блок ключевыхэлементов, накопитель, выполненный на конденсаторах, блок многозначной, коррекции, состоящий из задающего генератора, делителя частоты, генератора пилоооразного напря жения, фазового модулятора и фазового детектора, коммутаторпричем выходы коммутатора соединены с соответствующими конденсаторами накопителя, отличающееся тем, что, с целью повышения надежности работы 20 устройства, в него введены триггерный делитель частоты, формирователь и выходная следящая схема; причем вход триггерного делителя частоты соединен с выходом делителя частоты блошка многозначной коррекции, 25 а вьгход через формирователь соединен с управляющим входом выходной следящей схе,мы, сигналыный вход которой соединен с выходом блока многозначной коррекции,