Запоминающее устройство

очетВ :.; .Д с 3:э ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ1 ц 488256 Союз Советских Социалистических Республик(51 ием заявкиприсое Государственный комитет Совета Министров СССР 23) Приоритет.75. Бюллетень3 я описания 29.01,76 по лолам изобретении и открытий) Авторы пзобретени Я, М, Отчик, В. И, Волков и В, Н, Слюсарь Ленинградский институт ядерной физики им. Б. П. Константинова(54) ЗАПОМИНА УСТРОЙСТВО Изобретение относится к технике регистрации электрических сигналов в измерительновычислительных системах, широко применяемых в ядерной физике.Наиболее распространенные устройства на копления электрических сигналов, выполненные в виде многоканальных анализаторов, содержат адресный регистр, блок синхронизации, накопитель, генератор, сумматор, датчики электрических сигналов. 10Регистрируемые электрические сигналы поступают на вход сумматора и накапливаются в нем в течение задаваемых с помощью генератора интервалов времени. Каждый импульс интервалов времени запускает блок синхро низации, который вырабатывает три импульса. По первому из них производится запись содержимого сумматора в накопитель, по второму импульсу изменяется состояние адресного регистра на единицу и по третьему им пульсу считывается содержимое в следующем адресе накопителя и передается в сумматор для продолжения накопления электрических сигналов в течение очередного интервала времени. 25Такое устройство исключает возможность накопления электрических сигналов от многих датчиков. Кроме того, использование сумматора в качестве промежуточной памяти регистрируемых электрических сигналов в тече- З 0 ние длительного интервала времени, которыи может продолжаться от секунд до нескольких минут в зависимости от требования экспериментатора, уменьшает помехоустойчивость устройства.Целью изобретения является повышение помехоустойчивости устройства.Поставленная цель достигается тем, что в предлагаемое запоминающее устройство введены блок кодирования и логический элемент ИЛИ, входы которого соединены с выходами датчиков и входами блока кодирования, выходы которого соединены с одними входами адресного регистра. другие входы этого регистра соединены с выходом генератора, выход элемента ИЛИ подключен ко входу блока синхронизации.На чертеже представлена блок-схема предлагаемого устройства.Запоминающее устройство содержит датчики сигналов 1, логический элемент ИЛИ 2, блок кодирования 3, адресный регистр 4, генератор 5, блок синхронизации 6 (7 - импульс чтения; 8 - импульс добавления единицы), а также сумматор 9, накопитель 10; 11 - импульс записи.Электрический сигнал от любого датчика 1 поступает на логический элемент ИЛИ 2 и на блок кодирования 3. Выходы блока кодирования соединены со старшими разрядамио адресного регистра 4, определяющими часть пакогителя 10, принадлежащую данному дат:пку. Время накопления в каждом канале накопителя задается генератором 5, который выдает через равные промежутки времени импульсы, поступа ощие па счетный вход младших разрядов а адресного регистра 4, Выход элемента ИЛИ 2 запускает блок синхронизации 6, который вырабатывает сначала импульс чтения 7, который считыгает содержимое накопителя 10 по адресу, определенному адресным регистром 4, и переносит его в сумматор 9. затем импульс 8 изменяет содержимое сумматора 9 на единицу и после этого импучьс 11 запи ывает новое содержимое сумматора 9 в накопитель 10. Следовательно, электрические сигналы от датчиков 1 будут накапливаться в соответствуюгцие адреса накопителя 10 в течение заданных интервалов времени,Введение блока кодирования и логического элемента ИЛИ позволило накапливать сигналы от многих датчиков и повысить помехоустойчивость устройства. В настоящем устройстве содержимое хранится в накопителе и только с приходом о .ередного электрического сигнала оно перепссптся в сумматор и хранится в псм не более длительности цикла паятп. который составляет обычно единицы микросекунд, Поэтому вероятность сбоя содержпсго с..ато 1;а будет определяться произве 1 еппем Отоше.", .я "лптельпости цикла памяти, длительности заданного интервала времени на интенсивность сигналов от датчика. Привыключении илн изменении напряжения питания содержимое накопителя, который, как5 правило, состоит из ферритовых сердечников,практически не изменяется, в то время как содержимое сумматора, который, как правило,состоит из триггеров, может принимать случайное значение,10Формула изобретенияЗапоминающее устройство, содержащее адреспый регистр, блок синхронизации, сумматор, датчики, генератор и накопитель, первые15 входы которого соединены с одними выходами блока синхронизации, вторые входы накопителя соединены с выходами сумматора, одни входы которого подключены к выходам накопителя, другие входы этого сумматора сое 20 динены со вторыми выходами блока синхронизации, выходы адресного регистра подклю:с,ы к третьим входам накопителя, о т л и ч а,о ш, ее с я тем. что, с целью повышения помехоустойчивости устроиства, оно содержит блок25 кодирования и логический элемент ИЛИ,входы которого соединены с выходами датчиков и входамн блока кодирования, выходы которого соединены с одними входами адресного регистра, другие входы этого регистра соеЗО дипены с выходом генератора, а выход логического элемента ИЛИ подключен ко входублока синхронизации.