Устройство для формирования дополнительного кода

61 йажвл РВА Союз СоветскихСоцийлистмчес кйхРеспублик О П И С А Н И Е 00861ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 19.06,78 (21) 2631466/18-24с присоединением заявки гй(51)Ч. Кл,6 06 Е 5/02 6 Ъаудератеенный комитет СССР ао делам изобретений н етнрмтнй(72) Авторы изобретения М, В. Синьков, А, И. Закндальскпй и Н. Н. Можчиль Институт электродинамики Украинской ССР(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ДОПОЛНИТЕЛЬНОГО КОДАИзобретение относится к вычислительнойтехнике и может быть использовано в цифровых вычислительных машинах, в частности дляобразования дополнительного кода при последовательной обработке информации, начинаяс младших разрядов.. Известны устройства формирования дополнительного кода как при параллельном, так ипри последовательном представлении информации, выполняющие операциих, если все х 1 - г = О,д(х) = -х, если х - г Ф О,где г = 1, 2, 3 -1.При невысокой разрядности при параллель.ном представлении информации применяютсябыстродействующие комбинационные устройстваформирования дополнительного кода (11,Однако с ростом разрядности такие схемыстановятся чрезвычайно сложными. В этом слу.чае дополнительный код получают с помощьюсумматора, прибавляя единицу к младшемуразряду обратного кода. Известно устройство образования дополнительного кода при последовательном представлении информации, состоящее из двух двухвходовых элементов ИЛИ, трех двухвходовых 5элементов И, трех инверторов и триггера 121,Недостатком этого устройства является ма.лое быстродействие, так как в случае наличияединицы в младшем разряде сигнал, определяющий прямое нли инверсное преобразование, появляется на выходе элемента ИЛИ только послепоследовательного прохождения инвертора, элемента И, триггера и элемента ИЛИ.Известно также устройство для формирования дополнительного кода 131, состоящее изкомбинационного сумматора, элемента ИЛИ иэлемента задержки,Схема этого устройства для формированиядополнительного кода достаточно сложная.Наиболее близким аналогом является устройство для формирования дополнительного ко.да, содержащее элемент неравноэначноати, элемент задержки и триггер, причем выход элемента неравнозначности подключен к выходу устройства, а входы - к входу устройства и вы700861 аказ 7381/371 одписное СИИ ПИ ираж 7 3ходу триггера, вход которого через элементзадержки соединен с входом устройства 1 Ч 1К недостатку этого устройства относитсянекоторая сложность его построения,Цель изобретения - упрощение устройства.Для достижения поставленной цели в уст.ройство для формирования дополнительногокода, содержащее элемент неравнозначности иэлемент задержки, причем вхоц устройства подключен к первому входу элемента неравнознач;ности, выход которого соединен с,выходом.устройства, введен элемент ИЛИ, входы кото.рого соединены с входом устройства и выходом элемента задержки, а выход - с входомэлемента задержки, второй вход элемента неравнозначности подключен к выходу элемента задержки,На чертеже изображена функциональная схема устройства для формирования дополнительного кода.Устройство для формирования дополнитель.ного кода содержит элемент ИЛИ 1, элемент 2задержки на один такт, вход которого соединенс выходом элемента ИЛИ 1, и элемент 3 нерав.нозначности, соединенный первым входом с входом устройства, а вторым входом - с выходомэлемента 2 задержки. Первый вход элемента 3неравнозначности подключен к первому входуэлемента ИЛИ 1, а второй вход - к второмувходу элемента ИЛИ 1.Работает устройство для формирования дополнительного кода следующим образом.Как известно, дополнительный код числаможет быть получен путем инвертирования раз.рядов с высшего до младшего, отличного от нуля, разряда,Например, исходный код 00 1 0 1 1 0 1 0 01101001100 При подаче последовательного кода младшими разрядами вперед необходимо оставить неизменной группу разрядов, старший разряд в которой единица, а все последующие старшие разряды инвертировать.Первоначально на выходе элемента 2 задержки устанавливается нуль. При этом элемент 3 не равноэн щости повторяет на выходе сигналы,поступающие на вход устройства. Появление пер.вой единицына входе устройства и на первомвходе элемента ИЛИ 1 также приводит к появлению ециницы на выходе элемента неравнознач.ности, а спустя такт - к единице на выходе элемента задержки, которая поступает на вторыевходы элемента ИЛИ и элемента неравнозначности. Благодаря наличию связи с выхода элемента задержки на второй вход элемента ИЛИ про.О исходит запоминание единицы, подача которойна второй вход элемента неравнозначности вызы.вает инвертирование последующих старших раз.рядов входного кода.Таким образом, устройство обеспечивает фор мирование дополнительного кода.Введение в данное устройство элемента ИЛИс соответствующими связями позволяет за счетисключения из состава оборудования триггеранесколько упростить устройство, 20 Формула изобретенияУстройство для формирования дополнительного кода, содержащее элементнеравнозначнос 25ти и элемент задержки, причем вход устройстваподключен к первому входу элемента неравно.значности, выход которого соединен с выходомустройства, о т л и ч а ю щ е е с я тем, что,30с целью упрощения устройства, оно содержитэлемент ИЛИ, входы которого соединены с вхо.дом устройства и выходом элемента задержки,а выход - с входом элемента задержки, второйвход элемента неравнозначности подключен к35выходу элемента задержки.Источники информации,принятые во внимание при экспертизе1. Самофалов К. Г, и др. Электронные цифровые вычислительные машины. Киев, "Вищашкола", 1976, с. 158.2. Патент Японии Я 48 - 18667,кл. 97 (7) Е 301, 1973.3. Авторское свидетельство СССР Мо 413480,кл. 6 06 Е 738, 1972.4, Папернов А. А, Логические основы цифровых машин и программирования. М., "Наука",1968, с, 122 - 124, рис. 7 - 10 прототип). Филиал ППП "Па 1 ент",