Устройство для преобразования двоичных чисел в двоично десятичные

(5)М. Кл,О 06 Г 5/02 Гасударственный кюмктет СССР сс делам кзобретвнкй и открыткй(72) Автор изобретения В, И. Смельченко Таганрогский радиотехнический институт им. В. Д. Калмыкова(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ В ДВОИЧНО-ДЕСЯТИЧНЫЕ Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в преобразующих устройствах, специализированных вычислительных устройствах и вычислительных машинах.5Известно устройство для преобразования двоичных чисел в двоично-десятичные, содержащее запоминающий блок эквивалентов, переключатель эквивалентов,1 О формирователь эквивалентов, двоичный вычитатель с регистром сдвига 1.Недостатком известного устройства является его сложность.Ближайшим к предлагаемому устройст 15 ву по технической сущности является устройство для преобразования двоичных чисел в двоично-десятичные, содержащее блок управления, первый вход которого соединен с шиной управления, переключатель эквивалентов, вход которого соединен с первым выходом блока управления, запоминающий блок эквивалентов, вход которого соединен с выхоцом переключа 2теля эквивалентов, первый и второй формирователи эквивалентов, вход первого из которых соединен с выходом запоминающего блока эквивалентов, блок сравнения, первый вход которого соединен с выходом первого формирователя эквивалентов, а второй вход - со вторым выходом блока управления, группу триггеров, двоично-десятичный шифратор, двоичный вычитатель и регистр сдвига, вход которого соединен с выходом двоичного вычитателя, первый выход - с первым входом двоичного вычитателя, а второй выход - с третьим входом блока сравнения 2,Недостатком данного устройства является относительно большой объем аппаратуры.Цель изобретения - упрощение устройства.Это достигается тем, что устройство содержит элемент ИЛИ, входы которого соединены с выходами блока триггеров и первыми входами второго формирователя эквивалентов, а выход соединен со вто699 1 О 15 го зо 35 40 50 рым входом блоха управления, входы двоично-десятичного шифратора соединены свыходами блока сравйения, а выходы -со входами триггеров группы, выход второго формирователя двоичных эквивалентов соединен со вторым входом двоичного вычитателя, а второй вход - с выходом запоминающего блока двоичных эквивалентов,На чертеже представлена функциональная схема предлагаемого устройства. Устройство содержит шину 1 управления, блок 2 управления, переключатель 3 эквивалентов, запоминающий блок 4 эквивалентов, первый формирователь 5 эквивалентов, блок 6 сравнения, двоично-десятичный шифратор 7, группу 8 триггеров, состоящую из четырех триггеров 9, выходные шины 10, элемент ИЛИ 11, второй формирователь 12 эквивалентов,двоичный вычитатель 13, регистр 14 сдвига, входную шину 15.Шина 1 управления предназначена дляавтономного пуска устройства. Блок 2 управления вырабатывает импульсы, необ- г 5 ходимые для функционирования всего устроиства. Переключатель 3 эквивалентовпредназначен для выборки необходимогоэквивалента из запоминающего блока 4,Запоминающий бнок 4 хранит 1 двоичных эквивалентов вида (0,10,011,10) по одному для каждого разряда, первый формирователь 5 двоичных эквивалентов формирует для каждого разряда двоичнодесятичного числа девять двоичных эквивалентов, блок 6 сравнения сравнивает содержимое регистра 14 сдвига с двоичным эквивалентом разрядов, двоично-десятичный шифратор 7 формирует код тетрады двоично-десятичного числа по признакам, поступающим из блока 6 сравнения группы 8 триггеров, хранит код тетрады двоично-десятичного числа, Выходные шины 10 предназначены для выдачирезультата преобразования, элемент ИЛИ 11 формирует сигнал для повторного пуска блока 2 управления и считывания двоичного эквивалента 1 -го разряда на второй формирователь 12 двоичных эквивалентов. Регистр 14 сдвига сдвигает и хранит результаты вычислений. Входная шина 15 предназначена для записи двоичного числа, подлежащего преобразованию.Преобразование осуществляется путемопределения двоичных эквивалентов, длякоторых справедливо неравенствоЪЭЧ) 519с последующим определением разностей5 (й) 11 )где А - содер ое реги. ра 14 сдвигаЭ- двоичный эквивалент;номер десятичного разряда;- десятичная цифра.Устройство работает следующим образом.По шине 1 поступает сигнал, который запускает блок 2 управления, вырабатывающий сигналынеобходимые для автономного функционирования устройства.Одновременно по входной шине 15 поступает преобразуемое двоичное число. Регистр 14 сдвига обеспечивает хранение и выдачу на З-й вход блока 5 сравнения исходного двоичного числа, в далее частичных разностей Л 1 . Нв первый вход блока сравнения в каждом цикле подаются поочередно девять двоичных эквивалентов десятичных чисел вида3 "=о цо-")1Эти эквиваленты вырабатываются первым формирователям 5 эквивалентов, Выборку эквивалентов осуществляет блок 2 управления. В исходном положении блок 2 управления установлен на выборку максимального двоичного эквивалента. Затем возбуждаются шины меньших по величине эквивалентов,П оследовательность выдачи эквивалентов определяется значением К: для правильных дробей (-1, 21( ), для целых чисел - ( 1( - ,1), ( 1(-2) .О.Первый и второй формирователи 5 и 12 позволяют хранить в запоминающем устройстве 4 по одному двоичному эквиваленту на один десятичный разряд.Блок 6 сравнения возбуждает те выходы, для соответствующих двоичных эквивалентов которых справедливо неравенство А( 1) г Э 5, При этом сигналы, вырабатываемые блоком 6 сравнения поступают на двоично-десятичный шифратор 7, который выбирает старший эквивалент и формирует тетраду преобразованного двоичного числа, Сформированная тетрада поступает с двоично-десятичного шифратора 7 на блок 8 триггеров.В случае наличия единичного" состояния хотя бы одного из триеров 9 элемент ИЛИ запускает бпок 2 управления, который вырабатывает сигналы для повторного считывания того же двоичного эквивалента из запоминающего устройства, поступающий на первый вход второго формирователя 12 эквивалентов. ТетрадаЭ 1;9 с 1 преобразованного двоична-десятичного числа поступает на входы второго форли 1 рователя 12 эквивалентов, вырабатывая двоичный эквивалент тетрадыЭ; =Ь;(1 О-")5Код преобразованной тетарды снимается с шин 10, а ее двоичный эквивалент Э поступает с выхода второго формирователя 3.2 на второй вход двоичного 10 вычитателя 13, Так как блок сравнения 6 выработал сигнал, удовлетворяющий неравенству А ,Э, то операция вычитания двоичного эквивалента Эиз двоичного числа (далее из частичной раз ности А) возможна.Описанный процесс преобразования повторяется в последующих (- 1) циклах. При этом в каждом цикле выделяется очередная тетрада. Число циклов преобра зования определяется точностью преобразованного двоично-десятичного числа.Таким образом, предлагаемое устройство позволяет сократить число триггеров блока 8 триггеров с девяти до четырех.Так как второй формирователь двоичных эквивалентов сразу формирует эквивалент преобразованной тетрады, то нет необходимости в формировании всех девяти двоичных эквивалентов, как нет необходимости и в блоке элементов И. Повторное считывание двоичных эквивалентов видафК3.0 из запоминающего устройства позволяет при том же времени преобразования устранить линию задержки, с числом элементов, определяемых разрядностью двоичного эквивалента, считываемого из запоминающего устройства.Формула изобретения40Устройство для преобразования двоичных чисел в двоично-десятичные, содер 3 з Ьжашсо блок управления, лоцз. й в с.л иторого соединен с шиной упргялс лля, нс. -реключатель эквнвалентов, вх л к,.,т,.рогосоединен с первым идходом блока управления, запоминающий блок эквивалентов,вход которого соединен с выходол переключателя эквивалентов, первый и второйформирователи эквивалентов, вход первого из которых соединен с выходом запоминающего блока эквивалентов, блок сравнения, первый вход котооого соединен свыходом первого формирователя эквивалентов, а второй вход - со вторым выходол блока управления, группу триггеров,двоично-.десятичный шифратор, двоичный вычитатель и регистр сдвига, входкоторого соединен с выходом двоичноговычитателя, первый выход - с первым входом двоичного вычитателя, а второй выходс третьим входом блока сравнения, о тличающееся тем,что,сцельюупрощения устройства, она содержит элемент ИЛИ, входы которого соединены свыходами блока триггеров и первыми входами второго формирователя эквивалентов,а выход соединен со вторым входом блока управления, входы двоично-десятично-.го шифратора соединены с выходами блока сравнения, а выходы - со входамитриггеров группы, выход второго формирователя двоичных эквивалентов соединенсо вторым входом двоичного вычитателя,а второй вход - с выходом запоминающегоблока двоичных эквивалентов. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР% 395833., кл. б 06 Р 5/02, 1971. 2. Авторское свидетельство СССР Ио 523406,кл. 6 06 Р 5/02, 1973.. Вигула Редакт 28/52 ТирЦНИИНИ Госудапо делам из3035, Москва,аж 780 Подписноерственного комитета СССРобретений и открытийЖ, Раушская наб., д. 4/5 нал ППП Патент, г. Ужгород, ул, Проектная,