Устройство для преобразования двоичного кода в двоично десятичный

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву - (22) Заявлено 2909,76(21) 2408017/18-24 с присоединением заявки Ио - (23) ПриоритетОпубликоваио 250679. Бнэллетень Ио 23Дата опубликования описания 25.06.79(51)м2 С 06 Г 5/02 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДЛ В ДВОИЧНО-ДЕСЯТИЧНЫЙ Изобретение относится к вычисли- ;тельной технике и может использоваться в автоматизированных системах управления, информационных системах.Известно устройство для преобразования двоично-десятичных чисел в двоичные и обратно, содержашее динамический регистр, восемь триггеров, сумматор, пять элементов И и инвертор 113 .Недостатком устройства является отсутствие коррекции, необходимость которой появляется из-за возникновения ошибки при преобразовании десятичных дробных чисел методом умно жения на 1010. Существенным недостатком также является и наличие динамического регистра на магнитном барабане или магнитострикционных линиях задержки.20Наиболее близкое к предлагаемому изобретению устройство для преобразования двоичного кода в двоично-десятичный содержит блок управления, выход которого соединен с входом распределителя импульсов, выход которого подключен к первым входам первого и второго элементов И, выход второго элемента И соединен с первой выходной шиной устройства, выход пер-ЗО ваго элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом регистра произведения, выход третьего элемента И соединен с входом второго элемента ИЛИ, выход блока формирования коэффициентов соединен с входом регистра множителя, выход которого соедчнен с входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом последовательного сумматора, выход которого соединен с вторым и первым входами соответственно первого и пятого элементов И, выход пятого элемента И соединен с вторым входом первого элемента ИЛИ, элемент задержки и регистр множимого 2) .Недостаток такого устройства невозможность обратного преобразования.Цель изобретения - расширение класса решаемых задач путем возможности обратного преобразования.Это достигается тем, что устройство дополнительно содержит буферный регистр, второй элемент задержки, элементы И, ИЛИ, причем вход блока управления подключен к первой вход6693 ной шине, выход распределителя импульсов соединен с первыми входами третьего, с шестого по шестнадцатый и а вторыми входами четнертого и пятого элементов И, с. входом блока формирования коэФфициентов, вход буфер.ного регистра соединен с второй вход ной шиной, а выход - с первыми входами третьего, четвертого и пятого эле" ментов ИЛИ, выход третьего элемента ИЛИ соединен с входом первого элемента задержки, выход которого соединен с вторыми входами девятого и десятого элементов И, выход регистра множимого подключен к вторым входам шестого, одиннадцатого, тринадцатого элементон и, выход ре- )5 гистра Произведения соединен с вторыМи входами второго, двенадцатого шестнадцатого элементов И и пятого элемента ИЛИ, выход которого подключен к второму входу третьего эле мента И, выход шестого элемента И соединен с вторыми входами третьего и четвертого элементов ИЛИ, выход последнего подключен к вторым входам седьмого и восьмого элементов И, вы- д 5 ходы которых соединены с третьим и четвертым входами нторого элемента ИЛИ., выход которого соединен стретьим входом третьего элемента ИЛИ, выходы с девятого по двенадцатый элементов И подключены к входам шестого элемента ИЛИ, выход которого соединен с вторым входом последовательного сумматора, выход которого соединен с вторыми входами четырнадцатого и пятнадцатого элементон И, выходы которых подключены к первым входам соответственно седьмого и восьмого элементов ИЛИ, выход тринадцатого элемента И соединен с вторым входом седьмого элемента ИЛИ, ЗО выход которого соединен с нходом второго элемента задержки, выход которого соединен с третьим входом четвертого элемента И и вторым входом восьмого элемента ИЛИ, выход которо- З 5 го подключен к входу регистра множимого, выход шестнадцатого элемента И подключен к второй выходной шине устройства.На чертеже дана функциональная схема предлагаемого устройства для преобразования двоичного кода в двоично-десятичный.Устройство содержит блок 1 управления, блок 2 формирования коэффициентов, распределитель 3 импульсов, регистр 4 множимого, регистр 5 множителя, элементы И 6-21, элементы ИЛИ 22-29, последовательный сумматор 30, регистр 31 произведения, буферный регистр 32, первый и второй элемен ты 33 и ЗЗ задержки, первую и вторую входные шины 35 и 36, первую и вторую выходные шины 37 и 38 устройства.Математическое обеспечение работы следующее. Информация представляет 52 4ся в виде двоично-десятичных дробейи в устройстве преобразуется методомпоследовательной обработки цифр преобразуемого числа, который представляется алгоритмомЯ Впуа,И+а .2цД+а Игде Б - преобразуемое число,в - число разрядов преобразуемого числа;- основание системы счисленияпреобразуемого числа;а - коэффициент разряда преобразуемого числа.Известно, что данный способ преобраВания пригоден для обработки целых чисел, поэтому в данном случаенеобходимо вводить коррекцию, котораясводится к умножению полученного врезультате преобразования числа напоправочный коэффициент КК=2 "10Преобразование двоичного кода в двоично-десятичный в режиме вывода информации осуществляется по алгоритмуе 2-о 1 = Р бе "(е)2 ффе = Р Ме Ч0,1010(2)1 = 1, 2, 3вгде и - количество разрядон числан двоичной системе счисления;показатель разряда;в - целое положительное число,определяющее количество разрядов десятичной системысчисленияУеисходный двоичный код числа;ФЕ - двоичный остатокв - получаемые тетради в двоич 2ено-десятичной системе счисления.Устройство работает следующим образом.Оно выполняет две функции - функцию преобразования дноично-десятичного кода в двоичный (ввод информации) и Функцию преобразования двоичного кода в двоично-десятичный (вывод инФормации).В первом случае необходимо в соответствии с Формулой (1)старшую2"10 тетраду вводимого числа умножить на 1010, затем сложить полученный результат с очередной 2-10 тетрадой. Образовавшуюся сумму вновьумножить на 1010 и т.д. Всего нужновыполнить (в) чередующихся опера"ций умножения и сложения, На вход блока 1 управления поступает сигналввода, по которому в распределителе 3 импульсов вырабатываются пос"ледовательно сигналы 1 - умножение,2 - сложение, К " умножение накорректирующий коэффициент К, по которому подготавливается в блоке Формирования коэффициентов нужный коэффициент и вносится в регистр 5 множителя. Входная информация, вносимая вбуферный регистр 32 в виде тетрад2-10 числа, поступает через элемен)ты ИЛИ 24, задержки 33, И 15, ИЛИ 27на первый вход последовательного сумматора 30, а через элементы ИЛИ 25,И 12, ИЛИ 23 на второй вход последовательного сумматора. Полученнаясумма с выхода сумматора через элементы И 19, ИЛИ 28, элемент 34 задержки, ИЛИ 29 вносится в регистр 4множимого. Затем вырабатывается сигнал 2 (сложение), по этому сигналусодержимое регистра 4 множимого поступает через элементы И 16, ИЛИ 27 15на первый вход сумматора 30, а очередная тетрада с буферного регистра32 через элементы ИЛИ 25, И 13, ИЛИ23 поступает на второй вход сумматора30, полученная сумма через элементыИ 20, ИЛИ 29 вновь записывается врегистр 4 множимого, Затем вновь вырабатывается сигнал 1 - умножение исодержимое регистра множимого поступает вновь на элементы И 11, ИЛИ 24и ИЛИ 25 и т,д т.е. содержимое регистра множимого умножается на 1010.Затем по сигналу Сложение умноженное на 1010 число сложится соследующей тетрадой. В схеме производится (в) операция умножения и(в) операциясложения, где щ "порядок десятичного числа. В результате в регистре 4 множимого образовался двоичный нескорректированный кодвводимого числа. 35Для выполнения коррекции вырабатывается сигнал фКф, по которомувыполняется умножение множимого,хранимого в регистре 4 множимого,на множитель, поправочный коэффициент, содержащийся в регистре 5 множителя.Младший разряд множителя подготавливает элемент И 9, т.е. еслиего значение равно 1 ф, то эле 45мент И 9 будет пропускать множимоеразряд за разрядом, которое следуетс выхода регистра 4 через. элементыИ 18, ИЛИ 28, задержки 34, И 9, ИЛИ23 на второй вход сумматора. Полу-ченное частичное произведение с выхода сумматора вносится через элементы И 10, ИЛИ 22 в регистр 31 произведения.Во втором цикле образуется второе частичное произведение, котороескладывается с первым частичным произведением, поступающим с выхода регистра 31 произведения через элементыИ 17, ИЛИ 27 на первый вход сумматора 30. Всего образуется П частичных 50произведений, где П - число разрядовмножителя.В результате этой операции в регистре 31 произведения образуется скорректированное двоичное число, которое поступает через элемент И 21 при наличии соответствующего потенциала на первую вчходную шину 37 устройства.При выводе информации из центрального процессора устройство работает в соответствии с алгоритмом (2), по которому преобразуемое двоичное число нужно умножить на 0,1010, отделить от полученного произведения четыре старших разряда, которые будут представлять первую двоично.-десятичную тетраду. Затем полученный остаток вновь умнотить на 0,1010 и опять отделить тетраду и т.д, Блок 1 управления по сигналу Печать, поступающему из центральной схемы управления, вырабатывает необходимые управляющие сигналы - фПреобоазование, которые осуществляют управление работой устройства. Информация в двоичном коде вносится в буферный регистр, освобождая таким образом центральный процессор для выполнения других операций. Из буферного регистра двоичный код через элементы ИЛИ 26, И 8, ИЛИ 23 поступает на второй вход сумматора, а через ИЛИ 24, элемент задержки 33, И 14, ИЛИ 27 на первый вход сумматора, полученная сумма через элементы И 6, ИЛИ 22 вносится в регистр 31 произведения, из которого через элемент И 7 очередная тетрада поступает на вторую выходную шину 38 устройства. Остаток вновь вносится через элементы ИЛИ 26, И 8, ИЛИ 23 и затем на второй вход сумматора 30, а. также е выхода элемента ИЛИ 23 через элементы ИЛИ 24, задержки 33, И 14, ИЛИ 27 на первый вход сумматора 30.Предлагаемое устройство позволяет совмещать функции устройства ввода и вывода, и так как основные принци" пы преобразования кодов (при вводе и выводе) совпадают в главной операции - умножении на 1010, реализация описанного алгоритма не ведет к сумми рованию оборудования, необходимого для их отдельной реализации, а лишь незначительно увеличивает оборудование схемы.Формула изобретенияУстройство для преобразования двоичного кода в двоично- десятичный, содержащее блок управления, выход которого соединен с входом распределителя импульсов, выход которого подключен к первым входам первого и второго элементов И, выход второго элемента И соединен с первой выходной шиной устройства, выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом регистра произведения, выход третьего элемента И соеДинен с входом второго элемента ИЛИ,669352 ЦЯИИПИ Заказ 3658/40 Тираж 779 Подпис Филиал ППП 1 Патент, г. Ужгород, ул. Проектная,выход блока Формирования коэФФициентон соединен с входом регистра множителя, выход которого соединен с нхо дом четвертого элемента И, выход которого соединен с вторым входом нторого элемента ИЛИ, выход которого сое" инен с перным входом последовательно" 5 го сумматора, выход которого соединен с вторым и перньм входами соотнетстненно первого и пятого элементов И, выход пятого элемента И соединен с вторим входом первого элемента ИЛИ, 1 О элемент задержки и регистр множимого, о т л и ч а ю Ш е е с я тем, что, с целью расширения класса решаемых задач путем возможности обратного преобразования, устройстно дополнительно содержит буФерный ре-.гистр, второй элемент задержки, элементы И, ИЛИ, причем вход блока уп= ранления подключен к первой входной шине, выход распределителя импульсов соединен с первыми входами третьего, с шестого по шестнадцатый и с вторыми нходами четвертого и пятогоэлементов И, с входом блока Формирования коэФФициентов, вход буФерного регистра соединен с нторой входной 25 шиной, а выход - с первыми нхоцами третьего, четвертого и пятого эле".ментов ИЛИ, выход третьего элемента ИЛИ соединен с входом первого элемен" та задержки, выход которого соеди" щ нен с вторыми нходами девятого и десятого элементов И, выход регистра мнажимого подключен к вторым входам шестого, одиннадцатого, тринадцатого элементов И, выход регистра про,15 изведения соединен с вторыми входами второго, двенадцатого, шестнадцатого элементов И и пятого элементаИЛИ, выход которого подключен к второму входу третьего элемента И, выход шестого элемента И соединен свторыми входами третьего и четвертого элементов ИЛИ, выход последнегоподключен к вторым входам седьмогои восьмого элементов И, выходы которых соединены с третьим и четвертымвходами второго элемента ИЛИ, выходкоторого соединен с третьим входомтретьего элемента ИЛИ, выходы с девятого по двенадцатый элементов Иподключены к входам шестого элементаИЛИ, выход которого соединен с вторым входом последовательного сумматора, выход которого соединен с вторыми входами четырнадцатого и пятнадцатого элементов И, выходы которыхподключены к первым входам соответственно седьмого и восьмого элементов ИЛИ, выход тринадцатого элементаИ соединен с вторым входом седьмогОэлемента ИЛИ, выход которого соединен с входом второго элемента задержки, выход которого соединен с третьимвходом четвертого элемента И и вторым входом восьмого элемента ИЛИ, выход которого подключен к входу регистра множимого, выход шестнадцатогоэлемента И подключен квторой выходной шине устройства. Источники инФормации, принятые вовнимание при экспертизесухомлинов М.М и Выхонаиец В.И,Преобразователи кодов чисел, Киев;Техника", 1965 , с. 83-92.2, Авторское свидетельство СССРф 547763, кл.06 Р 5/02, 1974