Преобразователь двоично-десятичного кода в двоичный код

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено Об,1277(21) 2557307/18-24 Сомз Советскнк Социалистических Республик(51)М. Кл. с присоединением заявки Нов С 06 Г 5/02 Государственный комитет СССР но делам изобретений н открытийОпубликовано 250579, Бюллетень Мо 19 Дата опубликования описания 28.05,79(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ КОД 1Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для аппаратной реализа-ции операций преобразования двоичнодесятичных чисел в двоичные. 5Известен преобразователь двоичнодесятичного кода в двоичный, содержащий регистры, сумматоры и логическиеэлементы 11.Недостатком его является большаясложностьНаиболее близким к предложениюявляется преобразователь двоичнодесятичного в двоичный код, содержащий блок управления, первый, второй 15и третий выходы которого соединенысоответственно с управляющими входами двух .регистров сдвига и со входомблока памяти, выход первого регистра сдвига соединен с первым входом сумматора, выход которого соединен со входом первого регистра сдвига (21,Преобразователь кодов содержит,кроме того, переключатель эквивалентов,Цель изобретения - упрощение устройства.Это достигается тем, что выходблока памяти соединен со вторым вхо- ЗО дом сумматора, а выход второго регистра сдвига соединен со входом блока управленияНа чертеже дана структурная схема устройства.Он содержит сумматор 1, регистры сдвига 2, 3, блок памяти 4, блок управления 5.Сумматор 1 является одноразрядным двухвходовым сумматором комбинационного типа. Выходы регистров сдви га 2 и 3 выполнены от младших разрядов. Вход регистра сдвига 2 является входом старшего разряда. Управляющие входы регистров сдвига 2 и 3 являются выходами сдвига. Блок памяти 4 может быть выполнен в виде одностороннего запоминающего устройства с поразрядным обращением.Блок управления 5 может содержать генератор тактовых импульсов, распределитель, счетчик, логические схемы и служит для синхронизации работы.Устройство работает следующим образом.Процесс преобразования двоичнодесятичных кодов в двоичные можно описать разностно-итерационным рекуррентным соотношением,устанавливается в нулевое состояние,в регистр сдвига 3 записывается коддвоично-десятичного числа У. Включается генератор тактовых импульсовв блоке управления 5. Если самый Юмладший разряд регистра сдвига 3 является значащим, с выходов бЛока управления 5 выдаются тактовые сдвигающие импульсы, которые продвигают содержимое регистра сдвига 2 на первый 15вход сумматора 1, на второй входпродвигают значение очередной коистанты Р и сдвигают иа один разрядсодержимое регистра сдвига 3. Результат сложения в каждой итерации с выхода сумматора 1 записывается младшими разрядаьж вперед в освобождающиеся при сдвиге старшие разряды ре":;гистра сдвига 2 и продвигается всторону.младших разрядов. Затем в зависимости от того, является ли оче 4редной разряд двоично-десятичного числа У в регистре сдвига 3 значащим или нет, производится либо сложение в сумматоре 1, либо переход к следующей итераЦий . Причем содержимое в регистре сдвига 3 всегда сдвигается в каждой итерации на один разряд вправо от двоичной запятой (в сторону младших разрядов), После выполнения и-итераций (где и-число двоичных разрядов регистра сдвига 3) в регистре сдвига 2 содержится преобразованное двоичное значение. Каждая итерация выполняется эа п-тактов,В таблице приведен конкретный числовой пример преобразования двоичнодесятичного числа У = 0,693 = 0,110 1001 0011 в двоичную систему счисления. В колонках таблицы расположены номер итерации, очередной разряд двоично-десятичйого числа у константа Р (двоичный эквивалент очередного разряда в двоично-десятичном представлении), очередной результат Х Все данные приведены в двоичной сйстеме счисления. Полученный результат преобразования равен Х = 0,101 100 010 110 100 0010 Преоб ного код блок упр третий вы 0 0 0,110;011001 100 110 011О1 1 0,011 001 100 110 011 001 0,011 001 100 110 011 0012 1 0,001 100 110 011 001 100 0,100 110 011 001 100 1013 О О,ООО 110 011 001 1 ОО 110 0,100 110 011 001 100 1014 1 0,000 101 000 111 101 011 0,101 011 100 001 010 0005 0 0,000 010 100 011 110 101 0,101 011 100 001 010 000б О,ООО 001 010 001 111 100 0,101 011 100 001 010 ООО7 1 0,000 000 101 000 111 111 0,101 100 001 010 001 1118 0 0,000 000 100 000 110 0010,101 100 001 010 001 .1119 0 0,000 000 010 000 011 000 0,101 100.001 010 001 11110 1 0,000 000 001 000 001 100 0,101 100 010 010 011 011О, 000 000 000 100 000 110 0,101 100 010 110 100 001точное значение числа У0,69360 ответственно с Управляющимй входами в двоичной системе счисления равно , , двух регистров сдвига и со входом Х = 0,5426 (8)0,101 100 010 110блока памяти, вйход" первого регистра т.е, погрешность преобразования йрй . ,сдвига соединен с первым входом сум-и итерацияхменьше двенадцатогоматора, выход которого соединен со двоичного разряда." . : - 55 входом первого регистра сдвига, о т - предложенное устройство является л ич а ю щ и й с я тем, что, с более простым по ссравненйю б.извесь целью упрощения, выход блока памяти ным, так как не содержит переключа-соединен со .вторым входом сумматора, теля эквивалейтов, . а выход второго регистра сдвига соединен со входом блока управленияФормула изобретения Источники информации, принятые вовнимание при экспертизераэователь двоично-десятич. Авторское свидетельство СССР а в двоичный код, содержащий 9 470803, кл. а 06 Р 5/02, 1973.авления, первый, второй и 2. Авторское свидетельство СССРходы которого соединены,со 9 473179, кл. 6 06 Р 5/02, 1973.скв лиал ППП Патент 1, г. Ужгород, ул. Проектная,Заказ 3001/46 Тир ЦНИИПИ Г по дел 113035, Мо