Патенты с меткой «полиадический»

Номер патента: 328448

Опубликовано: 01.01.1972

Авторы: Акушский, Амербаев, Кокорин, Рыков, Юдицкий

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, полиадический, системы

...двоичный код остатка, записанный на входном регистре по соответствующе му основанию. Двоичные коды остатков с выходом запоминающих устройств 3 поступают на сумматоры 4 - 9, 11, 13 по соответствую 11-(х 1 епг, ",лл), =Лг)р, 1.(1 г (гг,По каждому К-ому столбцу перекодировки Х, л; Хг 1 е, . Х 1 е,гсуммируются по пгогг Р 1, с учетом переполнений, поступивших из предыдущего столбца, одновременно вырабатываЮтСя ПЕрЕПОЛНЕНИя За твгг Р 1 е дЛя уЧЕта ПрИ суммировании перекодировок в (К+1) столбце.В итоге по каждому столбцу будут получены цифры искомого полиадического кода: Х,; Х,; ; Х 1, Х, причем число переполнений за тогг Р при суммировании по последнему столбцу определит ранг (У) числа Лг. требуется получить полиадический код числа Уг1 Ч (Х 1...

Номер патента: 525946

Опубликовано: 25.08.1976

Автор: Василенко

МПК: G06F 5/02

Метки: классов, код, кода, остаточных, полиадический, системы

...числа по-ому основанию на к-ом такте ра 55 боты преобразователя. Дополнительные коды остатков минимальных чисел поступают на входы блока 5 модульных сумматоров, на вторые входы которых с выходов входногорегистра 1 поступают остаткипосоответствующим основаниям, представляющие результаты работы преобразователя в предыдущем такте, При этом на выходе блока 5 формируются остатки вида:кк к- к к.4 ка - 0 О - А с. -Д,кф ки г к к кц-)"к-где) - остаток по ) -ому основанию после Й -1 )-го такта работы преобразователя, Таким образом в преобразователе осуществляется последовательная нулевизация исходного числа, При этом по основаниям Р ( 1 = 1, 2,к ) выработка дополнительных кодов остатков минимальных чисел на 1 юм такте работы преобразователя не...

Номер патента: 637809

Опубликовано: 15.12.1978

Авторы: Полисский, Факторович

МПК: G06F 5/02

Метки: классов, код, кодов, остаточных, полиадический, системы

...выход первого входного регистра соединен со входом первого выходного регистра и с первыми входами сумматоров, вторые входы которых подсоединены к выходам соответствующих входных регистров, входы выходных регистров, начиная со второго, подключены к выходам соответствую щих шифраторов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, он содержит верхнюю треугольную матрицу иэ (П -1) строк и (й -1) столбцов Функциональных преобразователей по основаниям Р;, входыфункциональных преобразователей первой строки соединены с выходами соответствующих сумматоров, в каждом столбце первый вход функционального преобразователя каждой строки, начиная со второй, соединен с выходом Функционального преобразователя предыдущей строки,...

Номер патента: 1817246

Опубликовано: 23.05.1993

Автор: Литвинов

МПК: H03M 7/18

Метки: классов, код, кода, обратно, остаточных, полиадический, преобразования, прямого, системы, чисел

...через элемент задержки) установив его в нулевое состояние и запретив прохождение тактовых импульсов по входу 18, Перед очередным циклом преобразования из СОК в ПСС обнуляются регистр 11, сумматоры 12,1-12.2 и счетчик 4 (цепи не показаны). После записи очередных остатков в регистры 8.1-8.3 оно может быть продолжено.1817246Для преобразования числа из ПСС в си- введены две шифратора, два сумматора по стему остаточных классов триггер 2 по сиг- модулю, регистр и три группы элементов И, налу на вход 16 устанавливается в нулевое причем выходы первого и второго шифратосостояние, разрешая работу счетчика 5 за- ров соединены соответственно с входом претив работу счетчика 4 и разомкнув ключ 5 слагаемого первого сумматора по модулю и 13....