Преобразователь двоичного кода в двоично-десятичный

Союз Советских С х 1 ц 690474 оци алис тически Республик(22) Заявлено 20.06.77 (21) 2 с присоединением заявки-7582(18 2 дорстеенньй СССР дохни нзоо в отнят(53) ата опубликования описания 15.10.7(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО В ДВОИЧНО-ДЕСЯТИЧНЫЙ тор знака умматоре,и блок упра рого соедин дами слож тора, первьчитанием с читаниеэ крой выход читание Кромтеле блопервую Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах для пре. образования кодов,Известно устройство для преобразования двоичного кода в двоично-десятичный, содержащее последовательный сумматор, регистр, формирователь эквивалентов и распределитель 11), Однако эти преобразователи имеют невысокое быстродействие, так как в них осутцествляется последовательный анализ и обработка разрядов двоичного числа,Наиболее близким к изобретению ется преобразователь двоичного кода в кчно-десятичный, содержащий первый чик, комбинационный сумматор, рег информационные входы которого соеди с выходами комбинационного сумма вленкя вычитанием, входы ены с выходами регистра и ениеэ комбинационного су тй выход блока управления оединен с первым входом омбинационного сумматора,соединен со вторым входом 21. Кроме того, известныйявля- дво- счети стр, иены тора, кото- вхо- ммавы вывто. вы пре образователь содержит анализарезультата, вход сложения в срегистр результата и коммутатор.Недостатком этого устройства является относительно невысокое быстродействие, поскольку в нем производится вычитание двоичного эквивалента только одного десятичного разряда и возможны ошибочные шаги в алгоритме преобразования.Целью изобретения является повышение быстродействия преобразовател я за счет совмещения обработки разных разрядов и устранения ошибочных шагов в алгоритме преобразования,Это достигается тем, что йреобраэователь содержит второй счетчик, управляюшие вхо. ды первого и второго счетчиков соединены с первым и вторым выходами блока управления вычитанием соответственно, счетные входы обоих счетчиков соединены с шиной тактовых импульсов и входом записи регистра, третий выход блока управления вычитанием соединен с шиной монца преобразования.е того, в предлагаемом преобразовак управления вычитанием содержит и вторую схемы сравнения, входыВ исходцоы состоянии в регистре 2 записа: ко преобразуемое двоичное число, двоичкые счетчики 5, 6 установлены в О. Ход, ззпи; санный в регистре 2, анализируется в блоке 4. Если анализируемый код содержит сотки, появится потенциальный сигнал кя Выходе 7 блока 4, если содержит десятки - появится сигнал на выходе 8, Сипгалы ца вьхсдях 7, 8 могут присутствовать одновременно. Сигнал с выхода 7 блока 4 разрешает счет в счетчике 6 и поступает в виде двоичного кола числа сто (1100100) ца вторые Вяэды комбинационного сумматора 3, а сигнал с Быхола 8 разрешает счет в счетчике,5 и псэстуцзет ня Вторые входы сумматор ) 3 Б виде коля числа десять (10 О), На выходе сумматора 3 имеется код разности содержимого регистра 2 и кодов нз вторых его входах. С приходом тактового импульса в которых соединены со Вхоазми блока управ ЛСЦИЯ БЬ 1 ИТС)НИСМ, ЭЛЕМЕНТ 1, БХОЛЬ 1 1 СОгОРО- го соединены с первыми выходами первой и второй схем сравнения соответственно, Вторые выходы первой и второй схем сравцеНИ 51 СОЕДИЦЕЦЬ С ПЕ)ВЫМ И ВТОРЫМ ВЫХ 011 ЗМИ блока управления вычитанием соответственно, выход элемецтасоединен с третьим Быхолом блока управления вычитягцгем.На фиг, 1 приведена блок-схема 11 рсобрязовятеля; ця фиг, 2 - . Вариант реял изя. пии блока управления вычитанием лля и:.)еобразования трехзарялцых лесятичных чисел,Преобразователь содержит цзкаплц Бягощцй сумматор 1, состоящий из )еггСт:э)1 2 и комбинационного сумматора .ь блск 4 управления Вычитанием, счетч 1,";, 6, Выходы 7, 8 блока 4, шину 9 к, а преобразования и шину 10 тактовых импульсов.Блок 4 построен из логических элемсцтоь 1,1 1 И15 элемецтов И 6 8 ц сс,держит Гхс 1 Ь срявцеция 19 г 20.Выход регистра 2 соединен с Входом слаг 1 емого кобинациоцгОГО суммт 01;11 3 и с Входом блика 4. Выходы 7, 8 блока 4 соединен со Бхс)лами ББ 11 итация псрБОИвторой константы комбинационного ы)горя 3 и с упрявлягощимц входами счетчиков 5, 6. Счетные входы счетчиков 5, 6 и управляк)щий вход регистра 2 сослиценьг с сяицой 10 тяктовьгх импульсов.Прцгциц работьг преобразователя осно. ВЯЦ ЦС) ВЫЧ 11 ТЯЦИИ ИЗ ЛБОИЧЦОГО чИСла ЛВОИЧ- цых эквивалентов степеней десятичного чксля. Для рассматриваемого примерз преобразование трехразрядцых десятичных чисел цз исходного двоичного числа вычитаются двоичные коды чисел сто и десять. В че ырехразрядцых двоичцых счетчиках осуществляется полсчет количества Бычтенцых сэтец и десятков. Кзк только результат операции вычитания станет меньше десяти, преобразование заканчивается.П реобразов ате Бь работает следую 1 цц м образом.- г) 1) з с Б ЗВ э 5 4 В счстч 11 ки ), ( лоб)Вится(селц присутствуют разре 1 цяк)щис потенциалы), я результатопсрацци Вычитания зяцицгетси В регисгр 2.Операции Бьиитаци 51 будут повторяться дотех цор, пока солержимое регистра 2 небудет мецьцс десяти, при этом Б счетчиках 5,6 осуществляется подсчет Вычтенагх сотени десятков: Б счетчике 6 фиксируется числосотен, в счетчике 5число десятков. Кактолько содержимое регистра 2 станет меньшедесяти, появится сигнал коцец преобразования на Выходе 8 блока 4, а в регистре 2будет зафиксировано число единиц Лвоичнолесятичцого числа. Операция вычитаниясотен и десятков осуществляется одновременно: в зависимости от содержимого регистра 2 в каждом такте из него булет вычтен илвоичцый кол числасто, десять, или числасто десять, цри этом добавится единица илитолько в счетчик 6 или Б оба счетчика 5, 6 од.повременно. Так, наприер, испо 683 будетпреобразовано зя Бос: мь т гктг)51, при этомБ каждом из первых цгести тактов будетБы;итяться чис го сто десять, а в послелцихдвух число десять. В блоке 4 осуществлястся анализ всех разрядов преобразуемогочисля.Наличие ца входах единичного значенияодного из разрядов (7 9) (веса 128, 256,512) свилетельствует о том, что анализируемое число содержит сотни; , об этом жсспид тсльствует одновременное наличие единичного значения разрядов 5 - 6 и одногоиз разрядки 2 в -4. В этих случаях появитсясигнал на Быхолг 7,О наличии В анализируемом числе десятков свидетельст) гот разряды 4 - 9 или одцовременцое присутствие елиничного значения разряда 3 (вес 8) и одного из разрядов 19 или одновременное присутствиеединичного значения разряда 3 (вес 8) иодного из разрядов- 2 (веса 4,2). В этихслучаях появляется сигнал на Выходе 8.Анализ всех разрядов осуществляетсяодновременно, и сигналы ка Выходах 7, 8могут присутствовать одновреые нцо. Еслианализируемое число меньше десяти, отсутствуют сигналы на выходах 7, 8, появляетсясигнал ца Выходе элемента И 18 и сигналконец преобразования на выходе блока 4.Реализация блока 4 на комбинационныхсхемах позволяет повысить тактовую частоту, т, е. повысить быстродействие преобразователя в пределах частотных возможностей элементов.Время преобразования в предлагаемомпреобразователе меньше, чем в известныхтзк как вычитание всех степеней десятичногочисла осучцествдяется одновременно. Крометого, предлагаемое устройство проще в реализации, тяк как в нем отпадает необходи-.,мость анализа знака остатка после каждойоперации вычитания и нет необходимостив восстановлении операнЛа при отрицатель.ном знаке остатка. Для Восстановления опе690474 формула изобретения ЦНИИПИ Заказ БМ 7/46 Тираж 786 Подоасное Филиал ППП к Патента, г. Ужгород, ул. Проектная. 45ранла необходимо иметь дополнительныйрегистр операнда или добавлять к остаткувычитаемое, т. е. требуется лополиитатьноеоборудование. 1. Преобразователь двоичного кода в двоично-десятичный, содержащий первый счетчик, комбинационный сумматор, регис р, информ ационные входы которого соеди иены с выходами комбинационного сумматора, и блок управления вычитанием, вхолы которого соединень 1 с выходами регистра и входами комбинационного сумматора, первый выход блока управления вычитанием соединен с первым входом комбинационного сумматора, второй выход соединен со вторым управляющим входом сумматора, отличающийся тем, что. с целью повышения быстродействия преобразователя, он содержит второй счетчик, управляаошие входы первого и второго счетчиков соединены с первым и вторым выходами блока управления вы Ьчитанием соответственно, счетные входыобоих счетчиков соединены с шиной тактовых импульсов устройства и входом записирегистра, третий выход блока управлениявычитанием соединен с шиной конца преобразования устройства,2. Преобразователь по и. 1, отличающийся тем, что В ием блок Управлении вьчитанием содержит первую и вторую схемы срвнения, вхолы которых соединены со входамиблока управления вычитанием, элемент И,входы которого соединены с первыми выходами первой и второй схемы сравнениясоответственно, вторые выходы первой ивторой схем сравнения соединены с первыми вторым выходами блока управления вычитанием соответственно, выход элемента Исоединен с третьим выхолом блока управления вычитанием,Источники информации.принятые во внимание при экспертизе1. Авторское свилетельство СССР