Устройство для вычисления обратной величины

(55 6 06 Е 7/5 ПИСАНИЕ.ИЗОБРЕТЕ ТЕЛЬСТВУ ТОРСКОМУ метиче ующих с; 226. формируемые ближения. ния С или вся жением на ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Гаврилов Ю,В., Пучко А.Н. Арифские устройства быстродейстЭЦВМ, М.: Советское радио, 1970рис, 4,3,1.Прангишвили И,В., Абрамова НМикроэлектроника и однородные стдля построения логических и вычиных устройств, М,: Наука. 1967, с.4.42.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕРАТНОЙ ВЕЛИЧИНЫ(57) Изобретение относится к вычиной технике и может быть использ Изобретение относится к вычисл ной технике и может быть использо процессорах ЭВМ.Цель изобретения - повышение производительности устройства.Нв чертеже представлена структурная схема устройства для вычисления обратной величины.Устройство содержит коммутаторы 1 - 4, сумматор 5, умножитель 6, шифратор 7 начального приближения, входной регистр 8, блок 9 нормализации и сдвигатель 10. Блок 9 нормализации содержит информационный выход 11, выход 12 кода величины сдвига, выход 13 старшего разряда, сдвигатель 10 имеет управляющий 14 и.информационный 15 входы, входной регистр 8 имеет выход 16; шифратор 7 содержит вход 17 и выходы 18-22. Устройство имеет также уппроцессооах ЗВМ. Цель изобретения - повышение производительности устройства. Цель достигается введением в устройство, Содержащее регистр, умножитель, шифратор начального приближения, первый и второй коммутаторы и сумматор, блока нормализации, сдвигателя, третьего и четвертого коммутаторов, а также новых связей, Устройство осуществляет вычисление обратной величины по итеративной Формуле с использованием двух умножений для получения 16-разрядного результата. Производительность повышается благодаря уменьшению числа итерации для получения результата с требуемой точностью. Для этого шифратор начального приближения генерирует три коэффициента и два условия инвертирования. 1 ил 1 табл,равления, сброса, разрешения записи, вхооперанда и выход результата,Устройство осуществляет итератиалгоритм деления. При этом за счетального выбора структуры шифратора начального приближения удаетсяитераций для получения необходимоности до 1 - 2 при 16 - 32 разрядных операн дах. Устройство осуществляпо формуле - .= (К 1 + К 2 С) С + В, Сгде С - исходный операнд; К 1, К 2, К- коэффициентышифратором начального при В зависимости от значе величина - и/или С передСК 1 + К 2 С) инвертируется.Устройство работает следующим образом,На его вход 26 поступает целое число (для примера рассмотрим 16-разрядные числа), которое запоминается в регистре 8 по сигналу на входе 25 разрешения записи, Далее входной операнд поступает в блок 9 нормализации, где сдвигается в сторону старших разрядов до появления "1" на выходе 13 старшего разряда. Код величины сдвига запоминания передается на выход 13 для последующей денормалиэации в сдвигателе 10, 15-разрядный нормализованный операнд С поступает в шифратор 7 и на коммутатор 2, При единичном потенциале на входе 23 осуществляется вычисление (К 2 С+К 1), а при нулевом - второе умножение полученного результата на С и добавление В, Выходы 19 и 20 шифратора определяют необходимость инвертирования С при втором умножении и общего инвертирования результата при его передаче с выхода сумматора 5 через коммутатор 4 в сдвигатель 10. Старший разряд с выхода 13 приформировывается к полученному результату на коммутаторе 4.Шифратор 7 начального приближения построен на базе ПЗУ, Для 16-раэрядных операндов он имеет 7-разрядный вход 17, Шифратор построен в соответствии с таблицей. Он осуществляет шифрацию величин К 1, К 2, й и условий инвертирования в зависимости от принадлежности входного кода соответствующей зоне всего 19 зон),Пример, Пусть С = 0000101010010111, 010100101110000 - на выходе 11 блока нормализации, 0101001 - на входе 17 шифратора 7.Согласно таблице входной код на входе 17 попадает в зону й, т,е, йц - ближайшее большее число; тогда на выходе 19-"1", на выходе 20-"О", величины К 1, К 2, и К будут соответственно 0,101111111010010011001;0.00000000000000100010000011;111111111111110,По "1" на входе устройства инверсия нормализованного С без старшего разряда через третий инверсный вход вторсго коммутатора проходит на второй вход умножителя и умножается на К 2,Результат +0,11000011001011011111 001011 суммируется с К 1 и с выхода сумматора 1,10000010110100101011101011 поступает на второй вход первого коммутатора, до прихода "0", на вход устройства. Далее 010100101110000, нормализованное С в прямом коде, через первый вход второго коммутатора проходит на второй вход умножителя и умножается на15 10 30 35 40 50 татора, третий и четвертый стробирующиевходы которого подключены к выходу старшего разряда блока нормализации, выход умножителя соединен с первым входом сумматора, второй вход которого подключен к 55 5 10 1,10000010110100101011101011 с выхода коммутатора 1,Далее результат суммируется с величиной В, инвертируется на коммутаторе 4 и объединяется С "1" в старшем разряде. Полученный результат 0,1100000101100101 поступает на сдвигатель. где сдвигается на 11 разрядов, Окончательно получается результат 1/С =0,000000000001100000101100101 на выходе устройства,Формула изобретения Устройство для вычисления обратнойвеличины, содержащее входной регистр,умножитель, шифратор начального приближения, первый и второй коммутаторы и сумматор, причем выходы первого и второго коммутаторов соединены с первым и вторым входами умножителя соответственно,первый информационный вход первого коммутатора соединен с первым выходом шифратора начального приближения, вход входного регистра соединен с входом операнда устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности, устройство дополнительно содержит блок нормализации, сдвигатель, третий и четвертый коммутаторы, причем выход входного, регистра соединен с входом блока нормализации, разряды информационного выхода которого, кроме старшего разряда, соединены с соответствующими разрядами входа шифратора начального приближения, а также с разрядами первого прямого, второго и третьего инверсных информационных входов второго коммутатора, первый и второй управляющие входы которого соединены соответственно с вторым и третьим выходами шифратора начального приближения, третий управляющий вход второго коммутатора подключен к управляющему входу устройства, первый и второй инверсные стробирующие входы второго коммутатора соединены с управляющим входом устройства, с первым прямым и вторым инверсным управляющими входами первого и третьего коммутаторов, а также с первым и вторым инверсными стробирующими входами четвертого коммувыходу третьего коммутатора, информационные входы которого соединены с четвертым и пятым выходами шифратора начального приближения, выход сумматора соединен с вторым информационным входом первого коммутатора и с первым пря1711150 рого подключен к выходу кода величины сдВига блока нормализации, Выход сдвига" теля является выходом результата устройс(- Ва, вход сброса входного регистра соединен 5 с входом сброса устройства, а вход разрешения записи входного регистра - с входом разрешения записи устройства. Вхали шифратора Коды 000000000000000,0,00010101010111010001001О, 0000000000000011101010101000000000000000,Б(К(КгЯ ЦКгК 001111111011010100101000000000000001101111100011 Ц) Кг 01011 1.011001100110010000000000000011001110100111 ИККг 0111001101001100 10010000000000000011000100001 Б 5.К(КгК 1000011001101011011011000000000000001011011010101 1(бК(КгК 100 100010 1001 1 1 10001 10000000000000010101011001101 001111100000000,0,10100110011100111111010,0000000000000010100010000111000000000000000, 7 К( Кг8КгР 101100111011001110100000000000000100100 И,К(КгК 10111111101001001100100000000000000100100000101 11 ю КС Кг 1100101000101111001100000000000000100010000011101000101111111001101 мым и вторым инверсным информационным входами четвертого коммутатора, управляющие входы которого соединены соответственно с вторым и третьим выходами шифратора начального приЬлижения, выход четвертого коммутатора ссединен с информационным входом сдвигателя, управляющий вход кото 00001 1000000000,О,О,000000000000000,000110000000000,О,О,1111,0000000000000,О,О,111111111111111, 001010100000000,О,О,111,001101000000000,О,О,111111111111111, 010000110000000,О,О,1 11111,010100000000000,О,О,1111111111110,ООО 00000000,О,О,11111111111 1 11,011001000000000,О, Г Вепицинц920.Проаолжение таблицы 23 Ц О,ОООООООООООООООООООО 100011ооооооооооооооо,0110101 ооооогог,О,О 1 Ю 1 О 11 ОО 101 ОООЮО 11О,ОООООООООООООООО 11 111 1 ОООО 1ооооооооооооооо,О 11 ЮОООООООООО0,.01101101111001111 Ю 1111О,ОООООООООООООООО 1111 ОО 1 ОО 1 1О,ООООООООООООО,011 11 ОООООООООО,о,огггооогоо 1.г югоог юггО,ОООООООООООООООО 11 ЮО Ю 11111111111111111111,гоооогооооооооо,0,01110101000001000100011О,ОООООООООООООООО 1 Ю 1 О 1100111111111111111 1,гоогогооооооооо,0,01111 ОО 1 ОООООО 11 ОЮ 1 О 11О, ОООООООООООООООО 1 ЮООО 1 Ю 111111111111 111,ККК12 йККК Яи,ККк М(вККК 0 111 бККуК ггвККуК МК 1КуК 101010000000000,О, огггггоооогггюоюоггго,оооооооооооооооогоггоооогоогг111111 111111110,110000000000000,0,011111101101О,ОООООООООООООООО 1 ОО 1 1111111111111 1111,111 ОООООООООООО,0,1О,ОООООООЧООООООО 10001001ООООООООООООООО,1711150 Составитель А. СтепановТехред М.Моргентал Редакто зори рректор Производственно-издательский комбинат "Патент", г. Уж Гагарина, 101 каз 340 Тираж Подписное ВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5