Устройство для вычисления модуля вектора полярных координат

. СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИ РЕСПУБЛИК 725217 А 1)5 6 06 Р ПИСАНИЕ ИЗОБРЕТЕН ТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Самарский политехнический институт им, В.В.Куйбышева(56) Авторское свидетельство СССР М 762012, кл. 8 06 6 7/22, 1978.Патент США В 4694417,кл. 364/752, опублик.1987.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ ВЕКТОРА ПОЛЯРНЫХ КООРДИНАТ (57) Изобретение относится к вычислительной технике и может быть использовано в Изобретение относится к вычислительной технике и может быть использовано в спектральных анализаторах, устройствах преобразования координат и т.д.Известно устройство для вычисления полярных координат вектора, выполняющее функцию х + у, содержащее подключенные к входам устройства первый и второй блоки определения модуля, и сумматоров с подключенными к выходу каждого из них масштабирующими усилителями, иблоков выбора максимума, при этом первые входы первого сумматора и первого блока максимума подключены к выходу первого блока определения модуля, а их вторые входы - к выходу второго блока определения модуля, первые входы каждого последующего сумматора и блока выбора максимума соединены с выходом предыдущего по номеру масштабирующего элемента, их втоспектральных анализаторах, в устроиствах преобразования координат. Цель изобретения - сокращение количества оборудования. Устройство содержит два квадратора, сумматор и блок извлечения корня, а также тактовый генератор и делитель частоты, причем каждый квадратор содержит схему сравнения, счетчик, сумматор, регистр, два элемента И, элемент задержки и триггер, а блок извлечения корня содержит схему сравнения, счетчик, сумматор, регистр, элементы И, ИЛИ, задержки, триггер и делитель частоты. 1 ил. рые входы подключены к выходу предыдущего блока выбора максимума, дополнительно содержащее дешифратор, блок определения квадранта, блок сравнения знаков, и компараторов и и элементов ЭКВИВАЛЕНТНОСТЬ, каждый из которых первым входом соединен с выходом соответствующего компаратора, первый и второй входы каждого компаратора соединены с одноименными входами соответствующего сумматора, первый и второй входы блока определения квадранта и блока сравнения знаков подключены к соответствующим входам устройства, второй вход первого элемента ЭКВИВАЛЕНТНОСТЬ соединен с выходом блока сравнения знаков, вторые входы каждого последующего элемента ЭКВИВАЛЕНТНОСТЬ соединены с выходами п редыдущего элемента Э КВ И В АЛ Е Н ТНОСТЬ, выходы первого, второго и третьего5 10 15 20 25 30 35 40 50 55 разрядов блока определения квадранта, а также выходы всех элементов Э КВИ ВАЛЕНТНОСТЬ подключены к соответствующим входам дешифратора.Недостатком устройства является низкая точность.Наиболее близким по технической сущности к заявляемому является устройство, содержащее два квадратора, сумматор, регистр, блок извлечения корня и выходной регистр, причем входами устройства являются входы квадраторов, выходы которых подключены к сумматору, выход которого соединен с регистром, выход которого соединен с входом блока извлечения корня, выход которого соединен с выходным регистром.Недостатком известного устройства является сложность конструкции квадраторов и блока извлечения корня.Цель изобретения - сокращение количества оборудования.Указанная цель достигается тем, что в устройство для вычисления модуля полярных координат вектора, содержащее два квадратора, сумматор и блок извлечения корня, введены последовательно включенные тактовый генератор и делитель частоты, являющиеся источником тактовых частот, каждый квадратор содержит схему сравнения, счетчик, сумматор, регистр, два элемента И, элемент задержки и триггер, причем выход схемы сравнения соединен с Й-входом триггера, выход которого соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен со счетным входом счетчика, выход которого соединен с первыми входами схемы сравнения и сумматора, выход которого соединен с информационным входом регистра, выход которого соединен с вторым входом сумматора и выходом квадратора, информационный вход которого соединен с вторым входом схемы сравнения, а управляющий вход - с управляющим входом устройства и с Я-входом триггера, входом обнуления счетчика и управляющим входом регистра, выход второго элемента И через элемент задержки соединен с тактовым входом регистра, вторые входы первого и второго элементов И соединены с соответствующими тактовыми входами квадратора, которые подключены соответственно к первому и второму частотным входам устройства, блок извлечения корня содержит схему сравнения, счетчик, сумматор, регистр, элементы И, ИЛИ, задержки, триггер и делитель частоты, причем первый вход схемы сравнения соединен с информационным входом блока, а первый, второй и третий выходы соединены соответственно с первым и вторым входами элемента ИЛИ и Я-входом триггера, Я-вход которого соединен с выходом элемента ИЛИ, а выход - с первым входом элемента И, выход которого соединен с информационным входом делителя частоты и счетным входом счетчика, выход которого соединен с выходом блока и первым входом сумматора, выход которого соединен с информационным входом регистра, выход которого соединен с вторыми входами сумматора и схемы сравнения. выход делителя частоты через элемент задержки соединен с тактовым входом регистра, управляющий вход которого соединен с входами обнуления счетчика и делителя частоты и управляющими входами блока, который подключен к управляющему входу устройства, второй выход элемента И соединен с тактовым входом блока, который подключен к первому частотному входу устройства, выход тактового генератора является первым тактовым выходом, подключен к делителю частоты, выход которого является источником второй тактовой частоты.На чертеже представлена блок-схема устройства для вычисления модуля полярных координат вектора.Устройство содержит квадраторы 1, 2, сумматор 3, блок 4 извлечения корня, тактовый генератор 5, первый делитель 6 частоты, причем информационные входы квадратора 1 и 2 соединены соответственно с первым и вторым входами устройства, а выходы - с входами сумматора 3, выход которого подключен к входу блока 4 извлечения корня, выход которого соединен с выходом устройства, квадратор 1 содержит схему 1,1 сравнения, счетчик 1,2, сумматор 1.3, регистр 1,4, элементы И 1,5, 1.6, элемент 1,7 задержки, триггер 1.8, причем выход схемы 1,1 сравнения соединен с В-входом триггера 1.8, выход которого соединен с первыми входами элементов И 1,5, 1.6, выход элемента 1.5 - со счетным входом счетчика 1,2,выход которого соединен с первыми входами схемы 1,1 сравнения и сумматора 1,3, выход которого соединен с информационным входом регистра 1,4, выход которого соединен с вторым входом сумматора 1.3 и выходом квадратора 1, информационный вход которого соединен с вторым входом схемы 1,1 сравнения, а управляющий вход - с управляющим входом устройства и с Я- входом триггера 1,8, входом обнуления счетчика 1,2 и управляющим входом регистра 1,8, выход элемента И 1,6 через элемент 1,7 задержки соединен с тактовым входом регистра 1,4, вторые входы элементов И 1.5, 1,6 соединены с соответствующими тактовыми входами квадратора 1, которые подключены соответственно к первому и второму частотным входам устройства, блок 4 извлечения корня содержит схему 4.1 сравнения, счетчик 4,2, сумматор 4.3, регистр 4.4, элемент И 4.5, элемент ИЛИ 4.6, элемент 4,7 задержки, триггер 4,8, второй делитель 4.9 частоты, причем первый вход схемы 4.1 сравнения соединен с информационным входом блока, а первый, второй и третий выходы соединены соответственно с первым и вторым входами элемента ИЛИ 4.6 и Я-входом триггера 4.8, В-вход которого соединен с выходом элемента ИЛИ 4.6, а выход - с первым входом элемента И 4,5, выход которого соединен с информационными входами второго делителя 4.9 частоты и счетным входом счетчика 4,2, выход которого соединен с выходом блока и первым входом сумматора 4.3, выход которого соединен с информационным входом регистра 4,4, выход которого соединен с вторыми входами сумматора 4.3 и схемы 4.1 сравнения, выход делителя 4.9 частоты через элемент 4.7 задержки соединен с тактовым входом регистра 4.4, управляющий вход которого соединен с входами обнуления счетчика 4,2 и делителей 6, 4.9 частоты и к управляющим входам блока, который подключен к управляющему входу устройства, второй вход элемента И 4,5 соединен с тактовым входом блока, который подключен к первому частотному входу устройства, выход тактового генератора 5 является первым тактовым выходом, подключен к делителю 6 частоты, выход которого является источником второй тактовой частоты.Устройство работает следующим образом.Коды, соответствующие полярным векторам Х, У, поступают на входы первого и второго квадраторов, являющиеся первым и вторым входами устройства, В момент поступления короткого импульса разрешения преобразования кодов на третий вход устройства обнуляются счетчики 1.2, 2,2, 4,2, делители 6, 4,9 частоты и регистры 1,4, 2,4, 4.4, а триггеры 1.8, 2,8 устанавливаются в состояние, при котором их входные потенциалы разрешают прохождение импульсов тактового генератора 5 через элементы И 1,5, 2,5, выполняющие функции электронных ключей, на входы счетчиков 1.2, 2.2, а выходные импульсы делителя 6 частоты - на входы записи регистров 1.4, 2,4 через элементы И 1.6, 2.6.Рассмотрим операцию возведения в квадрат на примере возведения в квадрат Х. Сумматор 1,3 выполняет операцию А + В, поэтому при поступлении первого импуль 5 10 15 20 25 30 35 40 45 50 55 са, задержанного на время переходного процесса счетчика 1,2 и сумматора 9, на вход записи регистра 1.4 в него заносят код, равный 1 + О, так как и счетчик 1,2 и регистр 1.4 были обнулены, а затем счетчик 1,2 зарегистрировал первый импульс. При поступлении второго импульса на вход записи регистра 1.4 из счетчика 1.2 на вход сумматора 1,3 поступит код, соответствующий трем, а на второй вход сумматора 1.3 - код регистра 1.4, соответствующий единице, таким образом будет зарегистрирован код, соответствующий четырем, При поступлении третьего импульса на вход записи регистра 1.4 на входы сумматора 1.3 поступит код счетчика 1.2, соответствующий пяти, и код регистра 1.4, соответствующий четырем. Таким образом, в регистре 1,4 по фронту третьего импульса будет занесен код, равный девяти, и т.д. до тех пор, пока код счетчика 1.2, сдвинутый в сторону уменьшения на один разряд за счет сдвинутой распайки проводов, не сравняется с кодом числа Х в схеме сравнения 1.1,Так как с помощью делителя 6 частоты получаем передние фронты импульсов, соответствующие 1, 3, 5 и т.д. нечетным импульсам счетчика 1.2, а для получения числа в счетчике 1.2, соответствующего удвоенному числу импульсов 1, 2, 3, 4, 5 и т.д. необходимо, чтобы код счетчика был четным, т.е. 2, 4, 6, 8 и т.д, для этого необходимо добавить в счетчик еще один импульс для сравнения кодов.Аналогичным образом работает и канал возведения в квадрат т. Полученные коды суммируются сумматором 3 и поступают на вход блока извлечения корня или на вход схемы 4.1 сравнения, который управляет триггером 4.8. В том случае, когда код сумматора 3 окажется больше кода регистра 4,4, на Я-вход триггера 4.8, разрешающего своим выходным потенциалом прохождение через элемент И 4.5 импульсов тактового генератора 5 на счетный вход счетчика 4,2, проходит сигнал с выхода А В, Если код регистра 4.4 окажется равным или большим кода сумматора 3. то на выходах АВ или А = В схемы 4,1 сравнения появится потенциал, поступающий на В-вход триггера 4,8, который закроет своим выходным потенциалом счетный вход счетчика 4.2,Схема, состоящая из элемента И 4,5, счетчика 4.2, сумматора 4,3, регистра 4,4, второго делителя 4.9 частоты, работает аналогично схеме возведения в квадрат. Отличие заключается в том, что схемой 4,1 сравнения сравниваются входной код не с текущим кодом счетчика 4,2, а с кодом регистра 4,4, соответствующим квадрату числа17252 17 40 50 55 выходных импульсов. Поэтому при сравнении кодов в схеме 4.1 сравнения на выходе счетчика 4.2 получаем код 2 А, где А - выходной код регистра 4,4. С той целью, чтобы на выходе счетчика 4.2 получить код. равный А, сдвигают выходные коммутирующие контакты счетчика 4,2 на разряд в сторону уменьшения. Формула изобретения Устройство для вычисления модуля вектора полярных координат, содержащее два квадратора, сумматор и блок извлечения корня, причем информационные входы первого и второго квадраторов соединены соответственно с первым и вторым входами устройства, а выходы - с входами сумматора, выход которого подключен к входу блока извлечения корня, выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем. что, с целью сокращения количества оборудования, каждый квадратор содержит схему сравнения, счетчик, сумматор, регистр, два элемента И, элемент задержки и триггер, причем выход схемы сравнения соединен с Й-входом триггера. выход которого соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен со счетным входом счетчика, выход которого соединен с первыми входами схемы сравнения и сумматора, выход которого соединен с информационным входом регистра, выход которого соединен с вторым входом сумматора и выходом квадратора, информационный вход которого соединен с вторым входом схемы сравнения, а управляющий вход - с управляющим входом устройства и с Я-входом триггера, входом обнуления счетчика и управляющим входом регистра. выход второго элемента И через элемент задержки соединен с такто вым входом регистра, вторые входы первогои второго элементов И соединены с соответствующими тактовыми входами квадратора, которые подключены соответственно к первому и второму частотным входам устройст ва, блок извлечения корня содержит схемусравнения, счетчик, сумматор, регистр, элементы И, ИЛИ, задержки, триггер и делитель частоты, причем первый вход схемы сравнения соединен с информационным 15 входом блока, а первый, второй и третийвыходы соединены соответственно с первым и вторым входами элемента ИЛИ и Я- входом триггера, Я-вход которого соединен с выходом элемента ИЛИ, а выход - с пер вым входом элемента И, выход которого соединен с информационным входом делителя частоты и счетным входом счетчика, выход которого соединен с выходом блока и первым входом сумматора, выход 25 которого соединен с информационным входом регистра, выход которого соединен с вторыми входами сумматора и схемы сравнения. выход делителя частоты через элемент задержки соединен с тактовым входом 30 регистра, управляющий вход которого соединен с входами обнуления счетчика и делителя частоты и с управляющим входом блока, который подключен к управляющему входу устройства, второй вход элемента И 35 соединен с тактовым входом блока, которыйподключен к первому частотному входу устройства.1725217 Составитель В.Олейниехред М,Моргентал каз 1177 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при 113035, Москва, Ж, Раушская наб,. 4/5 анно-издательский комбинат "Патент", г. Ужгор Прои агарина Редактор В,Данко Т Корректор Э.Лончакова