Устройство для вычисления функций

СОЮЗ СОВЕТСкИхСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК17058 А 1 9) 15)5 0 06 ) 7/544 ГОСУДАРСТВЕ ПО ИЗОБРЕТЕ ПРИ ГКНТ ССС ЫЙ КОМИТЕТЯМ И ОТКРЫТИЯ ПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРС СВ ЛЬСТВУ нститут авного обьеб С ИСЛЕНИ(56) Авторское свидетельство ССМ 1322270, кл. 6 06 Е 7/544, 19Авторское свидетельство ССМ 1348829, кл. 6 06 Р 7/544.(54) УСТРОЙСТВО" ДЛЯ ВЫЧФУНКЦИЙ Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях,Цель изобретения - упрощение устройСТВд.На фиг.1 представлена структурная схема устройства; на фиг.2 - функциональная схема операционного блока; на фиг,3 - схема блока управления.Устройство содержит операционный блок 1, блок 2 управления, установочный вход 3. установочный вход 4 опервционного блока, вход 5 сброса блока управления, первый тактовый вход б, тактовый вход 7 опеоационного блока, второй тактовый вход 8, тактовый вход 9 блока управления, входы 10-12 оп%рандов соответственно с первого по третий, входы 13-15 операндов соответственно с первого по третий операционного блока, первый 16 и второй 17 выходы результатов устройства, первый 18 и второй 19 выходы результатов операционного блока, выход 20 анализа числа итерации операци(57) Изобретение относится к вычислитель ной технике и может быть использивани в специализированных аы испит.;с як. Целью изобретения является уприщи,ие устройства. Устройство содержит операционный блок, блок управления, усгановочный вход, первый тактовый вход, второй тактовый вход, входы операндов, выходы результатов, вход кода операции, 1 актовые выходыблока управления. Операционный блок содержит л 1 ультиплексорь:, регистры, сумматор, сумма-, пр-вычитател ь, блоки памяти, сдвигатель, 3 ил. онного блока, вход 21 анализа числа итераций блока управления, вход 22 кида операции, вход 23 кода операций блока управления, тактовые выходы 24-42 блока управления, тактовые входы 4361 операционного блока.Операционный блок образуют первый ( ) 62, второй 63 и третий 64 мультиплексоры Щ входных данных, первый 65, второй 66 и третий 67 регистры, триггер 68, л"ультиплексор 69 знака, блок 70 памяти констант, мультиплексоры 71 и 72 промежуточных результатов, сдвигатель 73, мультиплексорт 74 проллежуточных результатов, регистр 75 суммы, сумматор-вычитатель 76, регистр 77 1 1 числа пропускаемых итераций, первый 78 и второй 79 регистры числа итераций, блок 80 памяти числа пропускаемых итераций, сумматор 81 и мультиплексор 82 числа итераций,Блок 2 управления содержит, например, дешифратор 83 кода инструкций, мультиплексор 84 адреса. блок 85 пал 1 яти микро 1705822программ и регистр 86 микрокоманд (А, В,С,О,Е, Р.б, НК,1,М,М,О, Р,Р,Я,Т,О,М, Иl, Х). элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 87и элемент И 88.Блок 70 памяти констант разбит на двечасти, первая из которых содержит норма(+ -М+лизованные константы 2агс 19 2 , а вторая часть разбита на две зоны взависимости от знака а, т,е, щ - 1 соответствуют нормализованные константы вида 2 п(1+2 , а- -1 соответствуютконстанты вида 2 п(1-2 .Адресными входами блока 70 памятиконстант служит код 0 51+ ) и, где и -разрядность устройства, Яо щ и еще одинразряд для выбора необходимой части блока памяти,Блок 80 памяти числа пропускаемыхитераций служит для хранения величин, означающих количество пропускаемых в процессе вычислений итераций. Адреснымивходами блока 80 памяти являются старшиеразряды, включая знаковый, сводимого к нулю аргумента функции, который хранится врегистре 65.Рассмотрим работу устройства на примере вычисления следующих функций: у/х,и х, е", агст 9 у/х, Мзи р и Мдсозр, ви р исоз р,Операция деления у/х в устройстве осуществляется в соответствии со следующимирекуррентными соотношениями2,+=2 Х 1+ а(1+2 2 );О+1= СЬ+ ЩОМ 2 ф+";Ис=1, 20:-1, Ъ 0;где 2 о = х;Оо=у2 о =0;Ол = у/"В исходном состоянии на установочныйвход 3 устройства поступает сигнал, сбрасывающий регистры 77-79 числа итераций 19операционного блока и регистр 86 микрокоманд,На вход 22 кода операции блока 2 управления поступает код инструкции операции деления, дешифратор 83 преобразуетэтот код в адрес первой микрокоманды операции деления. Управляющий сигнал с выхода поля Ю регистра 86 микрокомандобеспечивает прохождение адреса с выходадешифратора 83 через мультиплексор 84 адреса на вход блока 85 памяти микрокоманд.По синхроимпульсу на входе 9 регистра 86первая микрокоманда микропрограммы деления загружается в регистр 86 микрокоманд. Аналогично осуществляется, го. Для обеспечения условных переходов в25 микропрограмме младщий разряд адреса 30 35 40 45 50 55 установка в исходное состояние и выборка первой микрокоманды и во всех остальных операциях,В первом такте микропрограммы деления значения делителя х, делимого у и 1.0 с входов 10 - 12 операционного блока 1 проходят через мультиплексоры 62-64 и эаписываются в регистры 65-61 данных. Данная микрооперация обеспечивается управляющими сигналами, поступающими с выходов полей А, В, С, О. Е. Г регистра микрокоманд на управляющие входы 43-45 мультиплексоров 62-64, и на входы 46-48 разрешения записи в регистры данных 65-67.Переход к следующей микрокоманде осуществляется по адресу перехода, находящемуся в поле Ч текущей микрокоманды и с помощью задания в поле сигнала, обеспечивающего подключение адреса перехода через мультиплексор 84 адреса к входам блока 85 памяти микрокоманд, Поле Ч адреса перехода подключено к мультиплексору 84 адреса всеми разрядами, кроме младшеперехода может быть модифицирован признаком на входе 21 анализа числа итерации блока 2 управления при наличии разрешающего сигнала в поле Х регистра 86 микрокоманд, При отсутствии хотя бы одного иэ этих сигналов младший разряд адреса перехода не меняется.Во втором такте микропрограммы деления в устройстве производится вычисление величины хи запись ее в регистр 65,Для этого величина делителя х из первого регистра данных 65 прдается через мультиплексор 71 и сдвигатель 73 (при этом параметр сдвига равен нулю) на вход В сумматора-вычитателя 76. На вход А этого же сумматора-вычитателя из третьего регистра 67 через мультиплексор 72 подается величина 1,0. В сумматоре-вычитателе 76 задается операция вычитания В-А, результат которой с выхода сумматора-вычитателя заносится в конце такта в первый регистр 65 данных, Данная микрооперация обеспечивается управляющими сигналами, поступающими с выходов полей О, 6. Н, К ., Я, Т регистра 86 микрокоманд, При этом на вход параметра сдвига сдвигателя 73 подается ноль с выходов любого из регистров 11-19 числа итерации через мультиплексоры 74, на вход знака операции сумматора-вычитателя 76 подается знак операции (в данном случае - вычитание) с выхода поля Т через мультиплексор 69 знака.Третий такт микропрограммы является первым тактом циклической части микропрограммы. В этой микрокоманде произво 1705822дится вычисление величины 1 + Лк 2 и запись ее в регистр 75 суммы. Величина Ъ, хранящаяся в первом регистре 65 данных, считывается из него и через мультиплексор 71 поступает на вход сдвигателя 73. На вход параметра сдвига из первого регистра 78 числа итераций через мультиплексор 74 поступает величина индекса итерации к и сдвигатель производит сдвиг вправо на 1 разрядов, что обеспечивает получение на входе В сумматора-вычитателя 76 величины 22 . На вход А сумматора-вычитателя 76 из третьего регистра 67 через мультиплексор 72 подается величйна 1.0. В сумматоре-вычитателе 76 с помощью полей микрокоманды К,Т и 5 задается операция сложения, результат которой сигналом разрешения записи с выхода поля 1 и микрокоманды заносится в регистр 75 суммы. В этом же такте в триггер 68 знака по сигналу разрешения записи с выхода поля микрокоманды 0 заносится знак величины 2, а в регистр 77 числа пропускаемых итераций с выхода блока 80 записывается величина ), равная числу пропускаемых итераций. Входом для блока 80 памяти числа пропускаемых итераций служат старшие разряды Л из первого регистра 65 данных,Кропиле того. в этом же такте анализируется значение величиныв первом регистре 78 числа итераций путем подачи старшего разряда этого регистра на вход 21 анализа числа итераций блока 2 управления. Когда величина 1 в регистре 78 станет равной или большей и-разрядности устройства, на входе анализа числа итераций появляется сигнал, который изменяет младший разряд адреса перехода в поле О и микропрограмма переходит к последнему такту своей работы. Еслип, то микропрограмма переходит к второй микрокоманде цикла.Во второй микрокоманде цикла производится вычисление величины2+1 = 2 Л+ в(1+72 )При этом величина Л из регистра 65 через мультиплексор 71 поступает на входсдвигателя 73. На вход параметра сдвига сдвигателя с выхода регистра 77 числа пропускаемых итераций через мультиплексор 74 подается величина и сдвигатель производит сдвиг влево нд ) разрядов, образуя на входе В сумматора вычитателя 76 величину 2 Еи. На вход А сумматора-вычитателя76 с выхода регистра 75 суммы через мультиплексор 72 подается величина 1 + Ек 2 .4 Знак операции в сумматоре-вычитателе 76 (сложение или вычитание) определяется подачей с инверсного выхода триггера 68 через мультиплексор 69 на вход знака5 10 15 20 25 30 35 40 455055 операции сумматора-вычитателя, т е. сумматор-вычитатель выполняет операцию В + А, и ее результат в конце такта загружается в первый регистр 65 данных,В этом же такте осу.цествл яется п риращение величины К в первом регистре 78 числа итераций на величину ). Приращение осуществляется с помощью сумматора 81, на первый вход которого из регистра 77 числа пропускаемых итераций подается величина ), а на второй вход иэ первого регистра числа итераций 78 через мультиплексор ф 2 - величина К, Результат суммирования в конце такта по сигналу разрешения из поля Р записывается в первый регистр числа итераций 78.В последней третьей микрокоманде цикла устройство производит вычисление( + 1) величинь 0+) = 0 +йФ 021. При этом величина Ок из второго регистра бб данных через мультиплексор 72 поступает на вход А сумматора-вычитателя 76 и одновременно через мультиплексор 71 - нд вход сдвигателя 73, На вход параметра сдвига сдвигателя с выхода первого регистра 78 числа итераций через мультиплексор 74 поступает величина -(1+1) и сдвигдтель 73 производит сдвиг вправо на эту величину Таким образом на вход В сумматора-вычиМ) теля 76 поступает величина 021 ). Знак операции в сумматоре-вычитателе определяется инверсным выходом триггера 68, В конце такта результат операции по сигналу разрешения из поля Е микрокоманды записывается в регистр 66.После третьей микрокоманды цикла осуществляется переход на его начало. По достижении первым регистром 78 числа итераций значения равного или большего и осуществляется условный переход на последний такт микропрограммы, в котором можно по выходу 16 устройства считать результат операции деления у/х, хранящейся во втором регистре 66 данных.Рекуррентные соотношения для вычисления функции 1 пх имеют следующий вид:7+,=271+ ии(1+7 2-1 с);Ок+1=0 ип (1+ йэк 2-1, Ъ 0;где 2 о = х;О, =о;Ъ=О;О, = 1 пх. Микропрограмма операции вычисленияфункции 1 пх почти полностью совпдддет спредыдущей микропрограммой деления, 1705822Несколько различаются лишь последние такты цикла обеих микропрограмм.В третьей, последней, микрокоманде цикла микропрограммы вычисления логарифма производится вычисление величиныОщ = О - п(1+ ак 2,Для этого из второго регистра 66 данных считывается величина Ок и через мультиплексор 72 поступает на вход А сумматора-вычитателя 76. Из блока 70 констант считывается нормаизованная константа 2")п(1+ ак 2 "ц) и через мультигюексор 71 поступает на вход сдвигателя 73. Сдвигатель производит денормализацию константы, т.е. сдвиг ее на М+) разрядов вправо. Входами для выборки из блока 70 памяти констант служат; поле выбора функции регистра 86 микрокоманд выход 39 блока 2), индекс итераций равный К+ из первого регистра 78 числа итераций и прямой выход триггера 68 знака. определяющий значение а, В сумматоре-вычитателе 76 полем Т микрокоманды задается операция вычитания А-В, результат которой в конце такта заносится во второй регистр 66 данных, После этого осуществляется возврат на начало цикла,Операция вычисления функции е в устройстве осуществляется в соответствии со следующими рекуррентными соотношениями:Е. т 22 - 2 о 1 4 В 2 )Ок+=Ок+ ак СЬс 2- 4+.здп а" здп 2 кгде 2 о = х,Оо=1,0,2 о =0;Оо-е,хВ первом такте микропрограммы вычисления функции е" производится установка начальных условий. 8 первый регистр 65 данных записывается 2 о = х, во второй регистр 66 данных - Оо = 1.0, регистры 77-79 числа итераций обнуляются, Во втором такте микропрограммы в регистр 77 числа пропускаемых итераций 77 иэ одноименного блока 80 записывается величина ), равная числу пропускаемых итераций, а триггер 68 знака устанавливается по содержимому старшего знакового разряда первого регистра 65 данных,Третий такт микропрограммы является первым тактом ее циклической части. В этой микропрограмме осуществляется суммиро. вание М+) с помощью сумматора 81 и запись результатов в первый регистр 78 числа итераций. 5 10 15 20 25 30 35 40 45 50 55 Во второй микрокоманде цикла производится вычисление величины 2 к+ = 22 к2 п(1+ ак 2) .При этом величина 2 иэ первого регистра 65 данных через мультиплексор 71 поступает на вход сдвигателя 73, которыйсдвигает ее на ) разрядов влево с получением величины 22. Нормализованная константа 2 п(1+ вк 2- ) считывается иэблока 70 памяти констант и поступает навыход А сумматора-вычитателя 76. В сумматоре-вычитателе 76 задается операция вычитания В-А, результат которой в концетакта записывается в первый регистр 65данных, В этом же такте производится анализ условия окончания цикла.В третьей микрокоманде цикла производится вычисление величины Ок+ = О ++ акОк 2)аналогичнотому, какэтоделаетсФв третьей микрокоманде цикла микропрограммы деления, Кроме того, в этом ке тактепроизводится запись величиныв регистр77 числа пропускаемых итераций и в втриггер 68 знака.В последнем такте микропрограммы, вкоторый микропрограмма выходит из циклапосле того, как величинастанет равной илибольшей и, можно считать результат вычислений из второго регистра 66 данных попервому выходу 16 результата устройства,Рассмотрим процесс вычисления в устройстве функции агстд у/х. Рекуррентныесоотношения для нее имеют следующийвид;2+ =- 2 2 к - ак Я;УУк= й/ + а),22 (" +иОк= 0+ ак агс 92 Ь+)здп 04 = здп 2 кгде 2 о=у;О/о= х;Оо=О;Оо = агссд у/х,В первомтактемикропрограммы производится установка начальных значений 2 о,Оо, и В/о в регистры 65-67 данных, а такжеобнуление регистров 77-79 числа итераций.Во втором такте по старшим разрядам 2 овыбирается из блока 80 памяти пропускаемых итераций значение ) и записывается водноименный регистр 77, В этом ке тактезначение ак, соответствующее старшемуразряду 2 о, заносится в триггер 68.Следующий третий такт микропрограммы является первым тактом ее циклическойчасти, В этой микрокоманде производится .вычисление величины 2+ " 22 к -а Юк . Сэтой целью величина Л из первого регистра65 данных через мультиплексор 71 и сдвигатель 73 со сдвигом наразрядов влево по 1705822 10ступает на вход В сумматора-вычитателя 16, на вход А которого из третьего регистра 67 данных поступает величина Ю, Знак операции в сумматоре-вычитателе 16 определяется инверсным выходом триггера 68 знака. Результат операции в конце такта записывается в регистр 75 суммы. Одновременно с этим с помощью сумматора 81 производится вычисление величины 2 К+). Для этого величина ) из регистра 11 числа пропускаемых итераций поступает на первый вход сумматора, а величина М из первого регистра 78 числа итераций со сдвигом на один разряд влево в мультиплексоре 82 поступает на второй вход этого же сумматора. Результат суммирования в конце такта заносится во второй регистр 79 числа итераций. В этом же такте анализируется значение индекса итераций М в первом регистре 78 числа итераций. При достижении или превышении им значения и микропрограммный цикл заканчивается и микропрограмма переходи к своему последнему такту, в котором результат счета по первому выходу 16 результата устройства может быть считан из второго регистра 66 данных.Во второй микрокоманде цикла в соответствии с рекуррентными соотношениями производится вычисление величины Ю/к+ ), - Ю + йа 72" При этом величина 2 к подается на вход В сумматора-вычитателя 76 со сдвигом на 21+) разрядов вправо, а на вход А подается Юк из третьего регистра 67 данных. Знак операции в сумматоре-вычитателе 76 определяется прямым выходом триггера 68, Результат с выхода сумматора-вычитателя в конце такта записывается в третий регистр 67 данных, Одновременно с этим содержимое регистра 15 суммы через мультиплексор 62 в конце такта переписывается в первый регистр 65 данных. В этом же такте с помощью сумматора 81 осуществляется приращение индекса итераций в первом регистре 18 числа итераций на величину ). В третьей микрокоманде цикла вычисляется величина О+) = О+ вк агст 9 2(-(+ Значение 0 поступает на вход А сумматора-вычитателя 76 из второго регистра 66 данных, нэ вход В сумматора-вычитателя поступает денормализовэнная сдвигателем 73 константа агс 192 ) из блока 70 памяти-(+констант. Знак операции определяется прямым выходом триггера 68. В конце такта результат операции записывается во второй регистр бб данных, а величина ) из блока памяти 80 - в регистр числа 77 пропускаемых итераций, 55,быть проведен с помощью выполнения операции деления и получения функции д р5 10 15 20 25 30 35 40 45 50 Операция вычисления функций )дз)п р,Кдсозгр в устройстве осуществляется в соответствии со следующими рекуррентнымисоотношениями:Ъс+) = 2)Ъс- ак 2 агст 92Ок+) =0-а) О/к 2 (;О/ + )=Ю)(+а),0),2 Ь+з 9 п вк = з 9 пЪьгде 2 о=/,0=0;Ф/ 1.0;2 п=0;Ол = -1 зпР;В/л= КдсозТ,Первые два такта данной микропрограммы аналогичным первым двум тактаммикропрограммы вычисления арктангенса,В следующем, третьем, такте осуществляется приращение индекса итераций в первомрегистре 78 числа итераций на величину ).Четвертый такт является первым тактомциклической части микропрограммы, В данной микрокоманде производится вычисление величины 2+) и запись ее в первыйрегистр 65 данных. В этом же такте анализируется значение индекса итераций, послечего следует продолжение цикла или выходиз него. Во второй микрокоманде циклапроизводится вычисление 0+) и сохранение ее в регистре 75 суммы. Кроме того,величина пропускаемых операций ) записывается в регистр 77 числа пропускаемых итераций. В третьей микрокоманде циклавычисляется величина Щ+) и записываетсяв третий регистр 67 данных, содержимоерегистра 75 суммы переписывается во второй регистр ббданных, осуществляется приращение индекса итераций в первомрегистре 78 числа итераций и запись о втриггер 68.После этого осуществляется возврат наначало цикла.Гак как в конце цикла во втором регистре бб данных находится величина Оп = -1 дзпр, то в первой микрокоманде после циклапроизводится изменение знака Оп с помощью операции инверсии и прибавлениявходного переноса в сумматоре-вычитателе76.В последней микрокоманде результатывычислений могут быть считаны по выходамустройства: Кдз)п р из второго регистра 66 данных по первому выходу 16 результата Мдсоз р из третьего регистра 67 данных по второму выходу 11 результата устройства.Учет коэффициента деформации вектора Кд в полученных соотношениях можетУчет коэффициента деформации вектора при вычислении синуса и косинуса можетбыть осуществлен и другим способом - призадании начальных значений и используясинхронный метод "цифра за цифрой". Рекуррентные соотношения для данного способа вычислений приведены ниже;Ък+1 = Ек - агс 192;0+1 = Ок - фЩ 2.к;Юк+= Юк + ф(0 к 2з 9 п Ь = з 9 пгК= 0,1 -1,гдето=р:Оо=0;Мо =14 д,15Оо = -зп р;ВЬ=созр,В первом такте микропрограммы производится установка начальных значений.В первый регистр 65 данных записываетсязначение аргумента р, находящееся в диапазоне +т/2, во второй регистр 66 данных -ноль, в третий регистр 67 дэнных - обратнаявеличина коэффициента деформации вектора 1 йд, регистры числа итераций 77-79 обнуля ются,Второй такт микропрограммы являетсяпервым тактом ее циклической части, В этоймикрокоманде значение 2 иэ первого регистра данных 65 через мультиплексор 71,сдвигатель 73 и сумматор 76 пересылаетсяв первый регистр 75 данных, Кроме того,значение к, соответствующее старшемузнаковому разряду Е, запоминается в триггере 68 знака: анализируется значение индексэ итераций К, при достижении которымзначения и происходит выход из цикла.Во второй микрокоманде цикла производится вычисление величины 7(+11 в соответствии с первым равенством в 40рекуррентных соотношениях, При этом величина 2 поступает на вход А суммэторавычитателя 76 из первого регистра 75данных. а нормализованная константа изблока 70 памяти денормализуется в сдвигателе 73 и поступает на вход В сумматора-вычитателя 76.Во второй и третьей микрокомандахцикла в соответствии с вторым и третьимравенствами в рекуррентных соотношениях 50вычисляются величины Ом, И/ +1, Приэтом значение Ок+1, полученные во второймикрокоманде, временно сохраняется в регистре 75 суммы и переписывается из негово второй регистр 66 данных в третьей микрокоманде, Кроме того, в третьей микрокоманде с помощью сумматора 81осуществляется приращение индекса итераций 1 на 1.Последние два такта данной микрокомэнды полностью идентичны последним двум тактам предыдущей микропрограммы.Формула изобретения Устройство для вычисления функций, содержащее три регистра данных, первый регистр числа итераций, три мультиплексора промежуточных результатов, сдвигатель, сумматор-вычитатель, сумматор, блок памяти констант, блок памяти числа пропускаемых итераций и блок управления, причем выход первого регистра данных соединен с первым информационным входом первого мультиплексора промежуточных результатов. выход второго регистра данных - с вторым информационным входом первого мультиплексора промежуточных результатов, первым информационным входом второго мультиплексора промежуточных результатов и первым выходом результата устройства, выход третьего регистра данных соединен с третьим информационным входом первого мультиплексора промежуточных результатов, вторым информационным входом второго мультиплексора промежуточных результатов и вторым выходом результата устройства, выход первого регистра числа итерации соединен с первым информационным входом третьего мультиплексора промежуточных результатов, выход которого соединен с входом величины сдвига сдвигателя, выход блока памяти констант соединен с четвертым информационным входом первого и третьим информационным входом второго мультиплексоров промежуточных результатов, выход первого мультиплексора промежуточных результатов - с информационным входом сдвигателя, выход сдвигателя и второго мультиплексора промежуточных результатов соединены соответственно с первым и вторым информационными входами сумматорэ-вычитателя, выходы старших разрядов первого регистра данных соединены с адресным входом блока памяти числа пропускаемых итераций, установочный вход устройства соединен с входом сброса первого регистра числа итераций, первый тактовый вход устройства соединен с сийхронизирующими входами регистров данных и первого регистра числа итерации, о т л и ч а ю щ е е с я тем, что, с целью упрощения, в него введены три мультиплексора входныхданных, мультиплексор знака, мультиплексор числа итерации, регистр суммы, регистр числа пропускаемых итераций. второй регистр числа итерации и триггер, причем входы операндов с первого по третий устройства соединены с первыми информационными входами соответственно первого, второго и третьего мультиплексоров входных данных, выходы которыхсоединены с информационными входами соответственно первого, второго и третьего регистров данных, выход сумматора-вычитателя соединен с вторыми информационными входами первого, второго и третьего мультиплексоров входных данных и с информационным входом регистра суммы, выход которого соединен с четвертым информационным входом второго мультиплексора промежуточных результатов и третьими информационными входами первого и второго мультиплексоров входных данных, выход знакового разряда первого регистра данных соединен с информационным входом триггера, прямой и инверсный выходы которого соединены с первым и вторым информационными входами мультиплексора знака, выход которого соединен с входом знака операции сумматора-вычитателя, выход блока памяти числа пропускаемых итераций соединен с информационным входом регистра числа пропускаемых итераций, выход которого соединен с вторым информационным входом третьего мультиплексора промежуточных результатов и входом первого слагаемого сумматора, выход которого соединен с информационными входами первого и второго регистров числа пропускаемых итераций, выход первого регистра числа итераций соединен с первым адресным входом блока памяти констант, первым информационным входом мультиплексора числа итераций непосредственно и вторым информационным входом данного мультиплексора со сдвигом на один разряд в сторону старших разрядов, выход второго регистра числа итераций соединен с третьим информационным входом третьего мультиплексора промежуточных результатов, 5 выход старшего разряда первого регистрачисла итерации соединен с входом анализа итераций блока управления, прямой выход триггера соединен с вторым адресным входом блока памяти констант, выход мульти плексора числа итераций соединен с входомвторого слагаемого сумматора, установочный вход устройства - с входами сброса второго регистра числа итерации и регистра числа пропускаемых итераций и входом 15 сброса блока управления, тактовый вход ус-тройства - с синхронизирующими входами регистра суммы, второго регистра числа итерации, регистра числа пропускаемых итераций, управляющие входы мультиплек соров входных данных, промежуточных значений, числа итерации, третьи выходы блока памяти констант и мультиплексора знака соединены с соответствующими выходами блока управления, входы сумматора и кода 25 инструкции сумматора-вычитателя и синхронизирующий вход триггера соединены с соответствующими выходами блока управления, входы разрешения записи регистров данных, регистра суммы, первого и второго регистров 30 итерации соединены с соответствующими выходами блока управления, вход кода операции и тактовый вход которого соединены соответственно с входом кода операции и вторым тактовым входом устройства, 35аказ 194 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж. Раушская наб.; 4/5 зводственно-издательский комбинат "Патент", г. Ужгород, ул,Г а, 101