Модуль для вычисления логических производных

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 0617 П 9) ( 1) 51)5 6 Об Р ОСУДАРСТВЕННЫЙ КОМИТ САНИЕ ИЗОБРЕТЕНИЯ АВТОРСКО ВИДЕТЕЛЬС ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Минский радиотехнический институт (72) В.М.Антоненко, Е.Н.Зайцева, В.П.Шмерко и С.Н.Янушкевич (53) 681.3(088.8)(56) Авторское свидетельство СССР М 1481793, кл. 6 Об Е 7/00, 1987.Авторское свидетельство СССР М 1667050, кл. 6 06 Е 7/04, 19.05.89. (54) МОДУЛЬ ДЛЯ ВЫЧИСЛЕНИЯ ЛОГИЧЕСКИХ ПРОИЗВОДНЫХ(57) Изобретение относится к вычислительной технике и может быть использовано для синтеза и анализа цифровых автоматов, диагностики цифровых устройств и сжатия данных. Цель изобретения - расширение функциональных возможностей за счет логической обработки многозначных данных. Модуль для вычисления логических производных содержит узел 1 управления, два коммутатора 2 и 3; сумматор по модулю 4, два сдвиговых регистра 5 и б. В зависимости от режима работы модуль позволяет вычислять вектор значений д Х/дх 1 логической производной по 1-й переменной с многократным логическим отрицанием, либо вектор значений смешанной логической производной 1-го порядка по переменным с многократным циклическим отрицанием. 1 з.п. ф-лы, 10 ил., 5 табл.глО Оф О о О О 1 о1 фУ С 1 йБц олайо аБОа Х сО Б 1 Ф БО иФСЧ й Х 111 1 1 1 1 11 1ББ Оя ОО. ссхоахймСО ОЦФ 1-ОЛФо. а й . Б а ОС С.СО ССО ЦО ССО О 11 11 а 1 эйцофзоВОБ Х1 БОББаБОФ 111111 1 11 1оц олаао аяо ох -оБ 1- Б О 1- О Фйс фх о с 1 1 11 1 Ро ао ао Б ОВОБ 1 1- Х 10 Бсо Б к Б о о а о -о ХО 1- Фсс Ф1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 11 1 1 1 1 1 1 1 Ю ч сч 1 хл 4 1 1 1 1 1 1 1о оо юацБ Ф лоокачБ1-хлооа1 ОсфоБ 3 х + х х + х х + 1 1 1 1 1 1 о х 1 1ОФ Ц а о Ф хс Ф Феа оОБОС ББФОха Г Г Ю Юг х х х х зх 11 1 1 11 о а " й 1 1 Е Б 1 М 1 а 3-аь 11 1 1 1 11 1 1 Ф 1а т о1 Ой Х 1 111 11 1 1 1 1 1 1 1 1 11 1 1 11 1 1 11 1 11 1 1 11 1 1 - г 1 11 1 1 11 1 11 1 1 1 11 1 1 1 1 11 1 1 11 1 1 11 1 11 1 11 1 1 1 1 1 Р1 1 1 11 1 1Ф СС Ц Ц ОсО СО сй СЧ СС О Л Со В О11 11 1бхо 6 признакапуска/псаанооо 8узяа упрайяеноя Юхоо признака пуска/псщанооа 12 узда упра 3 инци РыхИ 1 бйения Таад узд тараи улрайяющцц Уыил Я узда упраЬеиоя выход 8 оРратора кой/хоо Лотара ко шар даИ Юнит Я шарп пора ко- игг дгрубый упрайяюшцй йаод 17 узда уарибяенця1730617 Фод признака пэмза Уузла прадленця Вхаа пуизнака Фит-апюиоа Ю узла дпа 5 ленця Ььхой прцзнака пуси-оюанода 1 Г узлаупродления Тактодый Ьыкод 18 узла упрИ- печию Второй упрадляашид Баод 1 д узла упраолегия пердь й улробля юшин йгход 17 узла упрИмнцо Выход Х 4 шцр ротора койоб 2 ЮыхоРЛ ширрйпора кодод 2 ыход И вироаора кодод 27фиг. 01730617 д Х д х э х ст)дх рдХ д х 1 а хюХ Гг)д хфдХ дХй-Ю Гк 9 эх, - "= эх,дХр)дх Рцз мерность фиг, 10 Редактор Н.Швыдкая Заказ 1512 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 РазиерностьГуупт из АдектороЮдХй ХИ)д дА 1 д Х 1дХ дХхдОО хООО ОО2 )с-1спричем Х(гг)Е(0, 3 с), ц = О, г"-1, Тем самым определяются позиции элементов вектора Изобретение относится к вычислительной технике и может быть использовано для синтеза и анализа цифровых автоматов, диагностики цифровых устройств, сжатия данных, управления роботами-манипуляторами, синтеза топологии больших и сверхбольших интегральных схем.Целью изобретения является расширение функциональных возможностей за счет логической обработки многозначных данных.На фиг, 1 приведена структурная схемамодуля; на фиг, 2 - структурная схема узла управления; на фиг, 3 - пример функциональной схемы второго коммутатора; на фиг, 4 - схемы информационных потоков через второй коммутатор; на фиг, 5 - структурная схема устройства, построенного из модулей для рассматриваемого примера; на фиг, б - операционные графы вычисления векторов значений логической производной по -й переменной ( =1, и; и = 2) с многократным циклическим отрицанием; на фиг. 7 - операционный граф вычисления вектора значений смешанной логической производной второго порядка по переменным с многократным циклическим отрицанием; на фиг, 8 - временные диаграммы функционирования узла управления в первом режиме; на фиг. 9 - то же, во втором режиме; на фиг.10 - структура вектора значений логической производной по переменным с многократным циклическим отпиранием с учетом свойства периодичности,Многозначные данные могут быть описаны с помощью аппарата многозначных функций алгебры логики. Так, одномерный массив многозначных данных, который однозначно аналитически записывается в виде многозначной функции алгебры логики г(х 1, , х и) = г(Х), представляется (возможно путем доопределения до требуемой размерности 1", где и и 1 - соответственно число переменных и значность логических функггий, целые положительные числа) вектором Х. Формально соответствие между вектором многозначных данных и многозначной ф функцией алгебры логики 1(Х) покажем следующим образом: Х, значения которых есть значения т(Х) на упорядоченных в лексикографическом порядке наборах переменных.Логическую производную много значной функции алгебры логики по -йпеременной определим как логическую производную по -й переменной х с многократным циклическим отрицанием в виде10х. -1(х ,х;, хп)(щоб Ц,дх г =о(1)где х при 1 Ф 0 соответствует циклическомуотрицанию переменной х т раэ, а при 1 = 0СЬхх = х; функция циклического отрицания определяется в виде х = х + 1 (п 1 об К), а еетаблица истинности приведена в табл. 1.Таким образом, вычисление логическойпроизводной по -й переменной х; с многократным циклическим отрицанием сводитсяк сложению по модулю 1 значений многозначной функции алгебры логики 1(Х) на на25л л1.1бсраХ Х 1, ХЬ , Хи; Х 1, ХЬ ., Хи; Х 1 ХЬ., хи, Эти наборы отличаются значениемпеременной хь значения остальных переменных совпадают,Логическая производная д 1(Х)/дх по -йпеременной х с многократным циклическимотрицанием однозначно задается своимвектором значений д Х/д хь вычисление которого осуществляется с помощью матричного соотношения видадХ+дх;= Я,п Х (глоб , (2)40где В ги - матрица размерности К" х Е", формируемая по правилуЯ и =- 1 ЮЯ и - +1, (3)гдето - символ кронекеровского произведения;- 1 - единичная матрица размер -1 х,Я и - +1 - МатрИца раЗМЕрНОСтИК"х с" , имеющая структуру, определяемую выражением551730617 П р и м е р 1, Пусть данные заданы многозначной функциф алгебры логики в виде вектора значений Х = 122100220(к=3, п=2). Тогда в соответствии с соотошением (2) векторы значений логических производных по первой и второй переменным с многократным циклическим отрицанием соответственно равны т.е, матрица Й кп - +1 получается в результате суммирования единичных мат(1 кп -- :)риц 1 кп +1 (с кп)-ичного 5 сдвига (1 = О, К) размерности к" хкпч+1)Выражения (2), (3) и (4) являются математическими моделями функционирования модуля в первом режиме. 10 Е 1 Т Т Т 1 Т Т Т 1 1 1 1 1 1 1 1 1 1 1 1 Т 1 1 1 1Х -дх) исоа 5) Т 11 111 111 111 ЕЕ 1 Е 1 Э Х Г 2)Дх з 1 мод Я 111 1)1 111Д) где матрицы Вз и Кз сформированы согласно выражениям (3) и (4) следующим образом: Е й 2 2, = Т ф 13Г 2)3 40"Фх В(1 Х (вой к),где- и.Покажем вычислительные особенности реализации данной математической модели на примере,П р и м е р 2, Для многозначной функции алгебры логики, заданной вектором значений Х = 1120102010), вычисление смешанной производной второго порядка по переменным х и х 2 с многократным циклическим отрицанием производится в соответствии с математической моделью (5) управления, первый и второй информационные входы 19 и 20 второго коммутатора,35 первый, второй и третий выходы 21, 22 и 23 второго коммутатора, первый и второй управляющие входы 24 и 25 второго коммутатора. Узел 1 управления предназначен для формирования управляющих сигналов, обеспечивающих синхронную работу модуля в обоих режимах вычисления,Узел управления (фиг, 2) содержит суммирующий счетчик 26, шифратор кодов 27, два Т-триггера 28 и 29, элемент ИЛИ 30, коммутатор 31, элемент 32 задержки, генератор импульсов 33, первый, второй и третий выходы 34, 35 и 36 шифратора кодов,Таблица истинности шифратора кодов 27 приведена в табл. 3,Элемент 32 задержки предназначен для(утро с 1 3) 50 задержки сигнала, поступающего на вход,На фиг. 7 показан операционный граф на время Лт= (к)к" /т, где 1 - частота вычисления вектора значений логической 55 следования импульсов на выходе генератопроизводной второго порядка по перемен- ра импульсов 33).ным х 1 и х 2 с многократным циклическим Суммирующий счетчик 26 с коэффициотрицанием многозначной функции алгеб- ентом счета 2 (Я )о 921-2)кл+ 2 кп+1) цы логики, заданной вектором значений предназначен для подсчета числа тактов ра- Х = 1201010103(1=3, п=2), В табл. 2 приве- боты узла 1 управления. На фиг, 6 показаны операционные графы вычисления векторов значений д Х/д х 1 и д х/д х 2 логических производных по переменным х 1 и х 2 с многократным циклическим отрицанием для многозначной функции алгебры логики, рассмотренной в примере.Необходимо отметить, что вектор значений д Х/д х логической производной по -й переменной х с многократным циклическим отрицанием состоит из набора векторов дХ/д х(а=1, к) размерности к", образующих группы из К равных векторов (фиг. 10), что позволяет вычислять не все значения логической производной д т(Х)/дхь а лишь К различных векторов, и используется в модуле для упрощения процесса вычислений.Существует возможность вычисления смешанной логической производной 1-го порядка по переменным с циклическим отрицанием (второй режим):дХд Х - 11,ь Р о(2)хдх 1 дх 2 дх; 5 10 15 20 25 30 дены векторы значений логических производных второго порядка по переменным х 1 и х 2 с многократным циклическим отрицанием, а также логические производные второго порядка некоторых многозначных функций алгебры логики при К = 3 и и = 2.Из приведенных математических моделей и операционных графов, их реализующих, следует возможность организации регулярного и однородного вычислительного процесса для формирования численных признаков изменения значений многозначных данных и возможность наилучшего отображения этого процесса в структуру вычислительных средств, функционирующих по принципам конвейеризации и параллелизма.Модуль для вычисления логических производных (фиг, 1) содержит узел 1 управления, первый и второй коммутаторы 2 и 3, сумматор 4 по модулю, первый и второй сдвиговые регистры 5 и 6, вход 7 признака режима узла управления, вход 8 признака пуска/останова узла управления, первый и второй информационные входы 9 и 10, выход 11 признака режима узла управления, выход 12 признака пуска/останова узла управления, выход 13 текущего значения элемента вектора, выход 14 значения производной, информационный выход 15, тактовый выход 16 узла управления, первый и второй управляющие выходы 17 и 18 узлаВ момент времени Ь на выходах суммирующего счетчика 26 формируется двоичный эквивалент числа (К)к" + 20+ 1, На выходе 36 шифратора кодов 27 формируется 5 сигнал единичного уровня, который поступает на первый вход элемента ИЛИ 30, С выхода элемента ИЛИ 30 сигнал "1" поступает на вход установки в "0" суммирующего счетчика 26 и входы установки в "0" первого 10 и второго триггеров 28 и 29. Вследствиеэтого на первом и втором управляющих выходах ".7 и 18 узла управления формируются сигналы нулевого уровня,Описанный цикл работы узла 1 управле- "5 ния повторяется К раз и заканчивается вмомент времени ц-.Начиная с момента времени Ь ь по.(р =" -2)" + 2" + (-2)" + " ) функционирование узла 1 управления анало гично его функционированию с моментавремени то по т.В момент времени тр на вход 8 признакапуска/останова узла управления подается сигнал останова, по которому через элемент 25 ИЛИ 30 производится обнуление суммирующего счетчика 26, а также первого и второго Т-триггеров 28 и 29, Во втором режиме с входа 7 признака режима узла 1 управления в момент времени ъ 0 поступает сигнал "1" 30 (фиг, 9), В результате на выход 12 признакапуска/останова передается задержанный сигнал с входа 8 признака пуска/останова узла управления. В остальном работа узла 1 управления во втором режиме аналогична его функционированию в первом режиме. Сумматор 4 по модулю предназначендля суммирования по модулю М данных, поступающих на входы первого и второго сла 40 гаемых.Второй коммутатор 3 (фиг. 3) содержитдва элемента НЕ 37 и 38, пять элементов И39 - 43 и два элемента ИЛИ 44 и 45.Схемы информационных потоков через45 второй коммутатор 3 показаны на фиг. 4,Сдвиговые регистры 5 предназначеныдля хранения и формирования исходныхданных и результатов промежуточных вычислений,50 Сдвиговые регистры 6 предназначеныдля хранения и формирования результатоввычислений элементов вектора значенийдХ/д х; илид(Х/д х 1 д х логической производной,55 Таким образом, на выходах первого 28 и второго 29 Т-триггеров сохраняются сигналы "1", которые поступают соответственно на второй и первый управляющие выходы 18 и 17 узла управления до момента времени ь (щ = (К)1("+ 21("),Первый режим работы узла 1 управления определяется нулевым уровнем сигнала, который подается навход 7 признака режима узла управления в момент времени т 0 (фиг. 8), Во втором режиме работы на вход 7 признака режима узла 1 управления в момент времени Ь подается сигнал одиночного уровня (фиг, 9),В первом режиме сигнал нулевого уровня передается в момент времени т 0 на выход 11 признака режима узла управления, откуда может поступать на вход 7 признака режима узла управления следующего модуля, и определяет режим его работы. Одновременно сигнал с входа 7 признака режимапоступает на управляющий вход первого коммутатора 2 и на управляющий вход коммутатора 31, вследствие чего информация на выход коммутатора 31 передается с входа 8 признака пуска/останова узла управления. Одновременно сигнал пуска, подаваемый на вход 8 признака пуска/оста- нова узла управления, поступает на вход генератора 33 импульсов, При этом сигнал пуска поступает. через элемент ИЛИ 30 на вход установки в "0" суммирующего счетчика 26, после чего счетчик устанавливается в состояние 0 00 и на входы установки в "0" первого и второго Т-триггеров 28 и 29. Начиная с момента времени т 0 генератор 33 импульсов формирует последовательность импульсов, которые поступают на тактовый выход 16 узла управления и на счетный вход суммирующего счетчика 26.В момент времени с(-2)кф-, когда на выходах суммирующего счетчика 26 формируется двоичный эквивалент числа (К)к"+ "1, на выходе 34 шифратора кодов 27 формируется сигнал единичного уровня, поступающий на информационный вход первого Т-триггера 28, на выходе которого формируется сигнал единичного уровня, который сохраняется в последующие такты работы.В момент времени тч(ц =(1-2)к" + к" на выходах суммирующего счетчика 26 формируется двоичный эквивалент числа (Е)к"+ + к" + 1, на выходе 35 шифратора кодов 27 формируется сигнал "1", который поступает на информационный вход второго Т-триггера 29, на выходе которого формируется сигнал единичного уровня, сохраняющийся в последующие такты работы модуля,Рассмотрим работу устройства при вычислении логических производных по переменным с циклическим отрицанием функции алгебры логики 1(Х) в соответствии с выражениями (2) и (5).Пусть необходимо вычислить логические производные по перЕменным Х 1 и Х 2 с многократным циклическим отрицанием функции двух переменных 1(Х) = х 1 х 2 л х 2 щ)и К = 3., заданной вектором значений Х = = О 1 2112212,Структурная схема устройства для данного случая(1=3, п =2) показана на фиг,5.Функционирование устройства в первом режиме поясняет табл, 4, а во втором режиме - табл. 5.В первом режиме на вход 7 признака режима узла 11 управления подается сигнал нулевого уровня, По сигналу пуска, поступающему на вход 8 признака пуска/останова узла 11 управления, элементы вектора значений Х=012112 212 подаются на первый информационный вход 9 первого модуля, на первый информационный вход первого коммутатора 21 и через выход текущего значения элемента вектора 131 первого модуля на первый информационный вход 92 второго модуля.В первом такте работы устройства первый элемент Х )= 0 вектора Х передается через первые коммутаторы 21 и 22 на входы первого слагаемого сумматоров по модулю три 41 и 42. Одновременно на входы второго слагаемого сумматора по модулю три 41 и 42 с выходов первых сдвиговых регистров 51 и 52 поступают данные, значения которых равны нулю, Вследствие этого первый эле(о)Фмент Х = 0 вектора Х с выходов сумматоров по модулю три 41 и 42 передается на первые информационные входы 191 и 192 вторых коммутаторов 31 и 32, функционирующих в режиме А (фиг. 4). С первых выходов 211 и 212 вторых коммутаторов 31 и 32 первый элемент Х(о) = 0 вектора значений Х поступает на информационные входы сдвиговых ре- гистров 51 и 52, во втором такте работы устройства первый элемент Хф = 0 вектора Х передается с выходов первого сдвигового регистра 52 второго модуля на вход второго слагаемого сумматора по модулю три 42. Одновременно на вход первого слагаемого сумматора по модулю три 42 через первый коммутатор ф поступает второй элемент Х( ;(1) = 1 вектора Х. На выходе сумматора по модулю три 42 формируется промежуточный результат Х) + Х( = 1 (глоб 3), который(1записывается в первый сдвиговый регистр 50 55 Введем следующие обозначения: пусть м.д х/ д х 1 = У, где У = УУУ(-ь7д Х/д х 2 = Е, где Л = 22 ( 1) ; д(2 ) Х гд х 1 д х 2;(,) где С) = г)(о)с 1) с 3 с -1) т 5 10 15 20 25 30 35 40 45 52 второго модуля, Второй коммутатор 32 во,втором такте работы устройства функционирует в режиме В (фиг. 4). Во втором тактеработы производится запись второго элемента Х( =1 в первый сдвиговый регистр 51,(1)При этом первый элемент вектора значенийХ сдвигается на один разряд в сторону старших разрядов на сдвиговом регистре 51.В третьем такте работы устройства (1 ервый промежуточный результат Х(о) + Х(= 1(п 1 об 3) с выходов первого сдвигового регистра 52 второго модуля поступает на входвторого слагаемого сумматора по модулютри 42 Одновременно на вход первого слагаемого сумматора по модулю три 42 прдается третий элемент Х = 2 вектора Х. В(2)результате на выходе сумматора по модулютри 42 фррмируется первый элемент,Л == Х(о) + Х"+ Х 2 = 0 (гиос) 3) вектора д Х/д х 2.Через второй коммутатор 32, функционирующий в режиме С (фиг. 4), первый элемент2 вектора д Х/д х 2 записывается во второйсдвиговый регистр 62 и одновременно поступает на информационный вход 152 устройства. В третьем такте происходит запись(з)ЭФчетвертого элемента Х = 2 вектора Х впервый сдвиговый регистр 52 второго модуля.В четвертом такте работы на информационном выходе 152 устройЧтва формиууетСя ВтОрсй ЭЛЕМЕНТ гф = Х(о 1 + Х(1) + Х( ): 0(воб 3) вектора д Х/д х 2.Одновременно происходит запись второго элемента л( ) вектора д х/д х 2 во второй(1)сдвиговый регистр 62, В пятом такте функционирования устройства в первом модулефо)омицется промежуточный результатХ + Х = 1 (вод 3), а во втором модул -= 2 (п 1 об 3), которые записываются в первые сдвиговые регистры 51 и 52 соответственноВ пятом такте на информационном выходе 152 уЧтройства фррмируется третийэлемент Е = Хф + Х+ Х= 0 (гпоб 3)вектора д Х/д х 2, а на информационном выХадЕ 151 - ПЕрВЫй ЭЛЕМЕНТ. У(" = Х(о) + Х(З) ++ Х 6) = 0(глод 3) вектора дХ/дх 1. В последующих тактах работы на информационном выходе 152 устройства формируются элементы вектора значений дГ/дх 2 логической производной, Причем девятый элемент Е.) = Х + Х + Х = 1 (глоб 3) вектора д Х/д х 2 поступает на информационный выход 152 устройства на.одиннадцатом такте функционирования (табл. 4).Таким образом, на информационном выходе 152 устройства формируется векторзначений :О 0 0 1 1 1 1 1 1 логическойдХтдх 2производной функции 1(Х) = х 1" х 2х 2 попеременной х 2 с многократным циклическим отрицанием.Аналогично на информационном выходе151 устройства формируется вектор значений дХ/дх 1=0 0 2 002 0 02 логическойпроизвоДной функции 1(Х) = х 1 1 х 2х 2 попеременной х 1,с многократным цикличе 10ским отрицанием Его последний элементУ ) = Х + Х )+ Х ) = 2 (п 1 об 3) поступает наинформационный выход 151 устройства напятнадцатом такте работы. В пятнадцатомтакте на вход 121 признака пуска/остановапередается на вход 82 признака пуска/останова узла 12 управления и определяет конецработы устройства.Во втором режиме исходные данные 2элементы вектора значений Х поступают навтОрсй инфсрмацианный вхсд 101 и чЕрЕЗпервый коммутатор 21 передаются на входпервого слагаемого сумматора по модулютри 41, На вход признака режима 71 узла 11управления.подается сигнал единичногоуровня, который определяет функционирование устройства во втором режиме,Функционирование устройства во втором режиме в целом аналогично функционированию его в первом режиме. Отличиефункционирования второго модуля заключается в том, что он начинает функционировать на седьмом такте работы устройства.Это обусловлено тем, что сигнал пуска поступает на вход 82 признака пуска/остановаузла 12 управления на седьмом такте работыустройства. Исходными данными для второго модуля является результат вычисленийпервого модуля - вектор значений д 7/д х 1= 40= О 0 2 О 0 2 0 0 2, элементы которогопоступают на второй информационный вход102 второго моДуля,Во втором режиме работы на информационном выходе 152 устройства формируется вектор значений У х/д х 1 д х 2 =- г)-:= 2 2 2 2 2 2 2 2 2 смешанной логическойпроизвоДной функции 1(Х) = х 1х 2 х 2 .попеременным с многократным циклическимотрицанием. 50На пятнадцатом такте работы устройства на вход 8 признака пуска/останова узла1 управления подается сигнал останова, который через элемент задержки 32 узла 11управления поступает на вход 82 признака 55пуска/останова узла 12 управления на двадцать первом такте и определяет конец работы устройства.Формула изобретения1, Модуль для вычисления логическихпроизводных, содержащий узел управления, два коммутатора и первый сдвиговый регистр, причем первый информационный вход модуля соединен с первым информационным входом первого коммутатора, о т л ич а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет логической обработки многозначных данных, он содержит второй сдвиговый регистр и сумматор по модулю, выход которого соединен с первым информационным входом второго коммутатора, первый выход которого соединен с информационным входом первого сдвигового регистра, второй информационный вход модуля соединен с вторым информационным входом первого коммутатора, выход которого соединен с входом первого слагаемого сумматора по модулю, вход второго слагаемого которого соединен с выходом первого сдвигового регистра, вход разрешения сдвига которого соединен с входом разрешения сдвига второго сдвигового регистра и тактовым выходом узла управления, первый и второй управляющие выходы которого соединены соответственно с первым и вторым управляющими входами второго коммутатора, второй выход которого соединен с информационным входом второго сдвигового регистра, выход которого соединен с вторым информационным входом второго коммутатора, третий выход которого соединен с выходом значения производной и информационным выходом модуля, выход признака пуска/останова которого соединен с выходом признака пуска/оста нова узла управления, выход признака режима которого соединен с выходом признака режима модуля, вход признака режима которого соединен с входом признака режима узла управления и управляющим входом первого коммутатора, первый информационный вход которого соединен с выходом текущего значения элемента вектора модуля, вход признака пуска/останова которого соединен с входом признака пуска/останова узла управления.2. Модуль по п. 1, отл и ч а ю щи й с я тем, что узел управления содержит суммирующий счетчик, шифратор кодов, генератор импульсов, два Т-триггера, коммутатор, элемент ИЛИ и элемент задержки, причем вход признака режима узла управления соединен с управляющим входом коммутатора и выходом признака режима узла управления, выход признака пуска/останова которого соединен с выходом коммутатора, первый информационный вход которого соединен с выходом элемента задержки, вход которого соединен с входом признака пуска/останова узла управления, вторым информацион15 1730617 16 Таблица 1 Таблица 2 Таблица ным входом коммутатора, первым входом элемента ИЛИ и входом пуска генератора импульсов, выход которого соединен с тактовым выходом узла управления и со счетным входом суммирующего счетчика, выход которого соединен с входом шифратора кодов, первый и второй выходы которого соединены с информационными входами соответственно первого и второго Т-триггеров, входы установки в "О" которых соединены с входом установки в "О" суммирующего счетчика и выходом элемента ИЛИ, второй вход которого соединен с третьим выходом 5 шифратора кодов, выходы первого и второгоТ-триггеров соединены соответственно с первым и вторым управляющими выходами узла управления.,х х х + 1 о ю х х 1 1 1 1 11 1ССФ О окфБ ХБа1 БЛОО О ОС хт +Х Х О 3 Яс Бл асС 1,+ ООх 11 Х 1 4с й оасСБФБрсоха ххлоо лаф й о - с сСхО О+тх х с х 1 1 сс 1 Бф СС ао Ф х с йс.ФйБ агахло о аоБ с1СО 3х фс1о лйе а 11 Ъ 1Б 1-О0 ац о1 Э Фо.ай31 3а А0 Е Бей Ъйхиапо 1 111 11 11 1 1 1СС о х т Ба йг Фо -ь .о1Р Х Х 33 1111 СС0 ,с о0 ХБ 3ф йо 3 1о ф1о,лаБ фО Ба- о ой Х 1 о о 1 1 1 1 31 3 о ао ао хоехф ю к Е Х О О К 12 х - О й ЪФФХ/т0 Х Х Х 1 1 1 1 1 1 1 ССБ ф 1 ф ССБ аой эхл 3 С Ф О.Оо ЮЭ1 3 33 3 1 Ы с 4 13 ОО. т тт1 Х Х Х Х Х Х Х Х Х 1191111ф Сф цф сф с 1 Х 3ф О Г СО 33 131 111 1 1 1 11 111 1 111 31 й 11 1 1 1 13о 1