Накапливающий сумматор

(57) Изобретение отновой вычислительной тебыть использовано в при устройствах цифровоЦель изобретения - подействия. Накапливкаждом разряде содерзсигера, девять элементоэлемента ИЛИ и шины уботой сумматора. 1 ил Р к цифро т ГОСУДАРСТВЕНН(Й КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свУ 911517, кл. С 0Авторское свидНф 1112363, кл. С Бюл. У 38и С.Т. Гузеев88,8)идетельство СССР6 У 7/50, 1979.етельство СССР06 Р 7/50, 1983. нике и может оцессорах ЭВ 1 Фавтоматики.ыпн.ние быстроающий сумматор вт три КЯ-триг- И, четыре равления раИзобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и цифровым устройствам автоматики,Цель изобретения - повышение быстродействия накапливающего сумматора,На чертеже представлена функциональная схема двух разрядов накапли.вающего сумматора. Сумматор содержит в каждом разряде элементы ИЛИ 1-4, элементы И 513, триггеры 14-16, элемент НЕ, 17,выход 18 переноса в следующий разряд и выход 19 ускорения переноса в следующий разряд, Кроме того, сумматор содержит шину 20 управленияпересылкой кода, шину 21 управлениясложением, шину 22 разрежения приема кода и информационные входы 23,Рассмотрим работу сумматора привыполнении операции сложения двухположительных чисел, представленных в двоичном коде, Будем считать,что код первого слагаемого хранится в триггерах 14, а код второго слагаемого поступает в сумматор с входов 23. Триггеры 16 приемного регистра предварительно установлены в нулевое состояние или прием информации в этот регистр осуществляется парафазным кодом.По первому временному такту (, ) выполняются элементарные операции (ЭО) приема кода второго слагаемого в приемный регистр (триггеры 16) и пересылка кода первого слагаемого, хранящегося в триггерах 14, в триггеры 15, Для выполнения этих двух ЭО на шины 20 и 22 одновременно подаются исполнительные импульсы.Если в триггере 14 хранится код единицы, то исполнительный импульс через элемент И 9 поступает на Б- вход триггера 15 и установит его в единичное состояние. Если же в триггере 14 хранится код нуля, то исполнительный импульс через элемент И 8 поступает на В.-вход триггера 15 и устанавливает его в нулевое состояние. После завершения выполнения этой ЭО в триггерах 14 и 15 будут храниться одинаковые коды.Если на шине 23 разряда имеется высокий (низкий) потенциал, соответствующий коду единицы, то исполнительный импульс через элемент И 12поступает на Я-вход триггера 16 и 1 О 15 О 5 30 35 40 45 50 устанавливает его в единичное состояние. Если на шине 23 отсутствуетпотенциал, соответствующий коду единицы, то триггер 16 установлен внулевое состояние.После переключения триггеров 15и 16 создаются условия для формирования и распространения сигналасквозного переноса.В тех разрядах сумматора, в которых триггеры 14-16 хранят единицы на шине 18 формируется потенциалпереноса. Этот потенциал формируется за счет логических элементов ИЛИ 1,2 и И 5. В данном разрядезадержка сигнала переноса равна 2 С.Если в следующем разряде в триггере 16 или 15 будет храниться единица, то сигнал переноса, поступивший по шине 18 из младшего разряда,через элемент И 13 поступает на входэлемента ИЛИ 2 данного разряда иодновременно на элемент ИЛИ 1 старшего разряда. Таким образом, в данном разряде задержка сигнала переноса будет только Т, где- задержка логических элементов И и ИЛИ.После завершения формированиямаксимального сквозного переноса,по третьему временному такту (1 )выполняется формирование результатасложения двух кодов за счет подачина шину 21 исполнительного импульса. Если в рассматриваемом разрядекод, хранящийся в триггере 16, исигнал переноса, поступивший измладшего разряда с выхода 18, равны единице или нулю, т.е, одинаковы, то исполнительный импульс непроходит на счетный вход триггера14 и в данном разряде состояниетриггера НЕ 14 меняется. Если жекод триггера 16 и значение потенциала переноса, поступившего измладшего разряда, не совпадают,тоисполнительный импульс по цепи элементов И 11 , ИЛИ 3 поступает навходы .элементов И 6 и 7 и инвертирует состояние триггера 14,Формула изобретения Накапливающий сумматор, содержащий в каждом разряде три триггера, три элемента ИЛИ и восемь элементов И, причем первый вход первого элемента И соединен с шиной управле. ния приемом кода в сумматор, второйвход соединен с информационным входом данного разряда сумматора, а выход первого элемента И подключен кЯ-входу первого триггера, единичныйвыход которого соединен с первым 5входом первого элемента ИЛИ и с первым входом второго элемента И, второй вход которого соединен с шинойуправления отношением сумматора, авыход второго элемента И подключенк первому входу второго элемента ИЛИ,второй вход которого соединен с выходом третьего элемента И, выход второго элемента ИЛИ соединен с первымивходами четвертого и пятого элементов И, вторые входы которых соединены соответственно с одиночным инулевым выходами второго триггера,К- и 8-входы которого соединены свыходами соответственно шестого и 20седьмого элементов И, первые входыкоторых соединены с шиной управления пересылкой кода сумматора, авторые входы соединены соответственно с нулевым и единичным выходами 25третьего триггера, К- и 8-входы которого соединены с. выходами соответственно четвертого и пятого элементов И, первый и второй входытретьего элемента ИЛИ подключены со" 30ответственно к выходу переноса и квыходу ускорения переноса предыдущего разряда сумматора, первый вход третьего элемента И соединен с первым входом третьего элемента ИЛИ,выходы первого и третьего элементов ИЛИ подключены к соответствующим входам восьмого элемента И, выход которого соединен с выходом переноса данного разряда сумматора,о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействия,сумматор дополнительно содержит четвертый элемент ИЛИ, девятый элемент И и элемент НЕ, причем третийвход второго элемента И соединен свыходом элемента НЕ, вхед которого соединен с первым входом третьего элемента И, второй вход которог:о подключен к нулевому выходупервого триггера, а третий входсоединен с шиной управления сложением сумматора, второй вход первого элемента ИЛИ соединен с выходом ускорения переноса данного разряда и с выходом девятого элемента И, первый вход которого подключен к выходу четвертого элемента ИЛИ, второй вход девятого элемента И соединен с первым входом третьего элемента ИЛИ, третий вход которого соединен с первым входом четвертого элемента ИПИ и с единичным входом второго триггера, второй входчетвертого элемента ИЛИ соединен сединичным выходом первого триггера.1264165 Составител Техред И.Х тепанов Коррек Редактор И, Касарда Е. Сирохма Заказ 5562/ Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открцтий3035, Москва, Ж"35, Раушская наб д. 4/5е оизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектн