Сумматор по модулю три

(50 4 С 06 Г 7/49 ИЗОБРЕТ ОПИ ВТ ар 3. о дл в ав ке.сширеей замодулю сч С: ГОСУДАРСТВЕННЫЙ ХОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ОМУ СВИДЕТЕЛЬС(56) Авторское свидетельствоУ 890393, кл. С 06 Р 7/72, 1Авторское свидетельство СУ 1153324, кл. С 06 Р 7/49,(54) СУММАТОР ПО МОДУЛЮ ТРИ(57) Изобретение предназначенсистем контроля, применяемыхматике и вычислительной техниЦелью изобретения является рание функциональных возможностет формирования вычетов по 80126416 три для Н-разрядных входных слов,поступающих последовательно по четыре разряда. В сумматоре по модулютри осуществляется формирование вычета по модулю три для входных Мразрядных слов, поступающих по четыре разряда. Устройство содержит дватриггера, два логических элементаИСКЛЮЧАКЗЦЕЕ ИЛИ, элемент ИЛИ-НЕ идешифратор, Использование логического элемента И и дешифратора позволило сократить время формированиявычетов для М-разрядных входныхслов и расширить функциональные возможности за счет формирования вычетов по модулю три для четырехразрядных входных комбинаций. 2 ил.а 2 а 11 0 0 О 00 10 0 000 Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах контроля.Цель изобретения - расширение Функциональных возможностей за счет формирования вычетов для четырех- разрядных входных комбинаций.На Фиг.1 представлена структурная схема сумматора по модулю три, на фиг,2 - графа переходов сумма: тора по модулю три.Сумматор по модулю три (фиг, 1) содержит первый и второй триггеры 1 и 2, первый и второй элементы ИСКЛЮЧАКЩЕЕ ИЛИ 3 и 4, элемент ИЛИ-НЕ 5 и дешифратор б, первый 7, второй 8, третий 9 и четвертый 10 информационные входы, первый 11 и второй 12 выходы результата.Сумматор работает следующим образом.На графе (фиг.2) номера вершин О, 1,2 соответствуют значениям суммы по модулю три. Дугами показаны направления переходов при поступлении на входы сумматора по модулю три всех входных комбинаций, заданных функцЩ Й х 4 ху Х 2 х Ч х хэ х 2 х Ч Ч Х 4 Х Э Р 1 Ч Х 4 Х ЭХ 2 ХЧ Х 4 ХХ 2 ХЧ Х 4 ХЭХ 2 ХХ 4 хэх 2 Х 1 Ч 4 3 2 1 4 3 2 1 Ч Х 4 ХЭХ 2 ХУ Ч Х 4 Х Х 2 Х 4 ф ЙЗ - Х 4 ХЭХ 2 Х 1 ч %4 хэй 2 х 1 ч х 4 хфх 2 х 1 ч х 4 хзх 2 х 4 у 1 хщ где х 4 = старший с весом 8, хэ - с весом 4, х 2 - с весом 2, х, - с ве- . сом 1 разряды этих комбинаций. Сумма по модулю три кодируется состояниями триггеров Т 2:, Т 1 следукюцим образом: 0 - "00", 1 - "01", 2 - 10", состояния триггеров обозначены сим" волами а 2 а,э (а 2 - стрий с всом 2, а, - младший с весом 1 разряды суммы). В исходном состоянии триггеры Т 1 и Т 2 находятся в нулевом состоянии (цепи установки триггеров в исходное состояние на фиг.1 не показаны), В каждом такте работы триггеры сначала находятся в определенном текущем состоянии а,2,а соответствующем сумме по модулю три всехпоступивших ранее входных комбина 5 ций х 4 хэх 2 х. затем на первый 7, второй 8, третий 9 и четвертый 10 входы поступают соответственно значення х 4, хЭ, х 2, х разрядов входнойкомбинации, под воздействием кото 1 О рых триггеры переходят в очередноесостояние, которое определяет суммупо модулю три всех входных комбинаций в том числе и поступившей в данном такте работы.Иэ графа переходов видно, чтопри поступлении на входы комбинацийХХЭх 2 Х, заданных функций Г, (сзначениями разрядов "0000" "0011","0110 фф, фф 10001 фф 111111), сумма помодулю три не изменяется и триггерыне изменяют своих состояний. В этомслучае сигнал синхронизации на Свходах обоих триггеров равен нулю.В остальных случаях сигнал синхронизации на С-входах триггеров равени триггеры могут изменять своисостояния при поступлении входныхкомбинаций, заданных функциями Ги з30Переходы триггеров сумматора помодулю три иэ всех возможных текущих. состояний сх 2,а,(00, 11, 11) вочередныЕ состояния а 2,а, при различных значениях входных комбинаций"х 4 хэх 2 х приведены в таблице. Тамже приведены значения сигналов синхронизации (С) на С-входах и сигналов на Т- и К-входах первого 11,К 140 и второго Е 2,К 2 триггеров, обеспечивакицих эти переходы. Значения сигналов 11, 12 приведены для тех случаев, когда текущее состояние триг.геров равно ОО", "01", "10", Сигна-.45 лы синхронизации (С) и сигналы наК-входах совпадают и не зависят оттекущего состояния триггеров,1264163 Продолжение таблицы 00а а Т 1 2 а а01 С К 1 К 2 Х хххх аа, 11 12 аа, 11 12 10 0 1 0010 00 0 0 0011 0100 0101 0110 0111 1001 1010 01 1 0 10 1 1 1100 00 0 0 1101 01 1 О 1110 10 0 1 01 0 1 10 1 1 00 О О 0 О 0 0 рого триггеров соединены соответственно с выходами первого и второго элементов ИСКЛЮЧАМЩЕЕ ИЛИ, С- и К-входы первого и второго ТК-триггеров соединены между собой, прямые ,выходы первого и второго триггеров являются выходами результата сумматора, о т л и ч а ю щ и й с я тем, что, с целью расширения. функциональных возможностей за счет формирования вычетов по модулю три для четырехразрядных входных комбинаций, в сумматор введены элемент ИЛИ-НЕ и дешифратор, причем первый выход де,шифратора соединен с первым входок элемента ИЛИ-НЕ, второй выход дешифратора соединен с первым входои второго элемента ИСКЛЮЧАВШЕЕ ИЛИ, третий выход дешифратора соединен с первым входом первого элемента ИС 00 00 01 0 1 01 1 0 10 1 1 10 0 1 00 0 0 00 0 001 0 1 01 1 0 10 1 1 1000 10 0 1 00 0 0 ОО 0 0 01 0 1 1011 10 0 1 00 О О 1111 00 О. 0 01 0 Значения сигналов Т 1 и Т 2 формируются с помощью элементов ИСКЛЮЧАЮ ШЕЕ ИЛИ и дешифратора, а значения сигналов С, К 1 и К 2 - с помощью дешифратора и элемента ИЛИ-НЕ. Для устойчивой работы сумматора по модулю- три необходимо, чтобы длитель ность сигналов входных комбинаций не превышала суммы времен срабатыва ния одного триггера и одного элемента ИСКЛЮЧАКЩЕЕ ИЛИ.Дешифратор может быть реализован 50 по известной схеме,формула из обре тения Сумматор по модулю три содержа щий первый и второй элементы ИСКЛЮЧАКЗЦЕЕ ИЛИ и первый и второй ТК-триг Геры, причем Т-входы первого и вто 01 1 10 1 00 0 01 1 10 1 00 0 01 1 10 1 00 0 01 1 10 1 ОО 0 01 1 10 1 1 1 1 1 0,0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 О 0 0 0 О 1 1 1 1 1 .1 1 О 0 0 0 0 1 1 1 1 1 1 .1КЛЮЧАЮЩЕЕ ИЛИ, четвертый выход дешифратора соединен со вторым входом элемента ИЛИ-НЕ, пятый выход дешифратора соединен со вторым входом второго элемента ИСКЛЮЧАЯЩЕЕ ИЛИ, шестой выход дешифратора соединен со вторым входом первого элемента ИСКЛЮЧАКЩЕЕ ИЛИ, седьмой выход дешифратора соединен с третьим входом элемента ИЛИ-НЕ, восьмой выход дешифратора соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, девятый выход дешифратора соединенс третьим входом первого элемента ИСКЛЮЧАКЩЕЕ ИЛИ, десятый выход дешифратора соединен с четвертым входом элемента ИЛИ-НЕ, одиннадцатый выход дешифратора соединен с четвертым входом второго элемента ИСКЛЮЧАКЩЕЕ ИЛИ, двенадцатый выход дешифратора соединен с четвертым входом первого элемента ИСКЗЙ)НАКЩЕЕ ИЛИ, тринадцатый выход дешиф.ратора соединен с пятым входом элемента ИЛИ-НЕ, четырнадцатый выходдешифратора соединен с пятым входом второго элемента ИСКЛЮЧАКЩЕЕ ИЛИ,пятнадцатый выход дешифратора соединен с пятым входом первого элемента ИСКЛЮЧАКЩЕЕ ИЛИ, шестнадцатыйвыход дешифратора соединен с шестымвходом элемента ИЛИ-НЕ, прямой выход второго 1 К-триггера соединен сшестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, прямой выход первого1 К-триггера соединен с шестым входом второго элемента ИСКЛЮЧАКЩЕЕ ИЛИ,выход элемента ИЛИ-НЕ соединен с Сн К-входами первого и второго 1 Ктриггеров, первый, второй, третий,четвертый входы дешифратора являются входами сумматора.Подписноеого комитета СССРний и открытийРаушская наб д. 4/5