Последовательный сумматор кодов с иррациональными основаниями

Номер патента: 1259249

Авторы: Андреев, Лужецкий, Соболева, Стахов, Черняк

Есть еще 4 страницы.

Смотреть все страницы или скачать ZIP архив

Текст

(46) 23.09.86. Бюл тельных к снования У 3 атор, соопол нит ел ж(53) 681.325.5(0 суммы и регистр, с целью расширения функциональных возможностей за счет обеспечения возможности выполнения операции вычитания чисел, представленных кодами с иррациональными основаниями, введен блок формирования знаковых сигналов. Расширение функциональных возможностей достигается путем учета знаков операндов и формирования знака операции в блоке формирования знаковых сигналов и заключается в возможности алгебраического сложения операндов, т.е. сложения с учетом их знаков, тогда как в известных сумматорахзводится лишь арифметическоеение,. 1 з.п. ф-лы, 2 ил, 2 табл В.А. Лужецкии,Соболева и А.Е. 8(54) ПОСЛЕДОВ С ИРРАЦИОНАЛЬ (57) Изобрете ти вычислител быть использо и вычитания м прои слож УДАРСТНЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ видетельство СССР06 Г 7/49, 1979,детельство СССР06 Р 7/49, 1983. ТЕЛЬНЫЙ СУММАТОР КОДОВЫМИ ОСНОВАНИЯМИие относится к обласной техники и можетано для суммированияогоразрядных последодов с иррациональнымиВ последовательный су аший блок формировани ых сигналов и сигнала1259249 Продолжение табл. 1 Входы 18 17 1 б 40 32 31 30 Выходы 29 28 27 22 9 8 21 20 191 1 0 1 1 0 1 0 1 О 1 О 1 0 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 0 0 1 1 1 1 0 О 0 0 0 0 1 0 0 0 О 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 01 1 0 0 1 0 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 О 0 1 1 0 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 1 1 0 1 0 0 1 1 1 1 1 0 0 О 0 0 1 1 1 0 0 0 1 1 0 0 1 0 О 1 1 1 1 0 0 1 1 1 1 1 0 1 О О 1 1 О 1 О 0 0 1 1 0 0 0 1 1 1 0 О . О 0 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 О 1 1 1 1 1 1 О 1 0 1 1 1 0 1 0 О 1. 1 1 1 1 1 1 0 0 0 1 О 1 0 0 0 Блок 1 Формирования дополнительных сигналов может быть реализованпо одному из известных методов, например на ППЗУ. Код с выходов,27-32 блока 1 Формирования дополнительных сигналов поступает на вхо 45ды 34-38 регистра 2. С выхода 24блока Э Формирования знаковых сигналов сигнал поступает на вход 25регистра 2. При поступлении единичного сигнала на тактирующий вход 5регистра 2 происходит запись кодав регистр. Сигнал с выхода 15 регистра 2 поступает на вход 39 блокаЭ формирования знаковых сигналов,где формируется сигнал знака результата операции в соответствии стабл, 2 Код с выходов 10-15регистра 2 поступает на входы 1 бблока 1 Формирования дополнительных сигналов и.т.д..20 Выходы блока 3 Входы блока 3 О О О 10 О 30 6 7 39 23 24 Примечание, Если число, представленное кодом 15с иррациснальнымоснованием, большеили равно О, то взнаковом разрядекода записывается 20"О", в противномслучае - "1" .Если ХУ, тоХБ=О, ЗнЕ=ЗнХХ с 7, тоХБ= 1, 25Зн; = Зн 7.Знаком операции сложения является "О",вычитания - " 1" . Таким образом, в каждом такте происходит сложение (вычитание) сигналов операндов с дополнительными сигналами, задержанными на один такт. Блок 1 формирования дополнительных 35 сигналов формирует сигналы результата и дополнительные сигналы для следующего такта. Схемй распространения переноса 40в сторону старших и младших разрядованалогичны известному устройству. Формула изобретения45 1. Последовательный сумматор кодов с иррациональными основаниями, содержащий блок формирования допол" нительных сигналов и сигнала суммы и регистра, причем первый, второй третий; четвертый и пятый выходы кода дополнительных сигнапов блока формирования дополнительных сигналов и сигнала суммы соединены соответственно с первым, вторым, третьим, четвертым и пятым информационными входами регистра, первый., второй, третий, четвертый и пятый выходы корого соединены соответственно с первым, вторым, третьим, четвертым и пятым адресными входами блока формирования дополнительных сигналов и сигнала суммы, установочный вход регистра соединен с входом установки последовательного сумматора, тактирующий вход регистра соединен с тактирующим входом последовательного сумматора, выход суммы блока формирования дополнительных сигналов и сигнала суммы является выходом результата последовательного сумматора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности выполнения операции вычитания чисел, представленных кодами с иррациональнымиоснованиями, в последовательный сумматор введен блок формирования знаковых сигналов, первый и второйинформационные входы которого соединены соответственно с входами знаковых разрядов первого и второго операндов последовательного сумматора,шестой выход регистра соединен сшестым адресным входом блока формирования дополнительных сигналов исигнала суммы и с управляющим входомблока формирования знаковых сигналов, первый выход которого соединенс входом знака операции блока формирования дополнительных сигналов исигнала суммы, а второй выход - свходом знака результата текущей операции регистра, шестой информационный вход которого соединен с шестымвыходом кода дополнительных сигналов блока формирования дополнительных сигналов и сигнала суммы, седьмой и восьмой адресные входи которого соединены с входами значащих разрядов соответственно первого и второго операндов последовательного сумматора, седьмой выход регистра является выходом знака результата последовательного сумматора.2. Сумматор по п. 1, о т л и - ч а ю щ и й с я тем, что блок формирования знаковых сигналов содержит два элемента И, элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, управляющий вход блока соединен с входом элемента НЕ и с первым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого является выходом бдоСоставитель И.ЕсенРедактор О.Юрковецкая Техред И.Попович Корр ект Чаксимишине 224 б Тираж 671 ПодВНИИПИ Государстве тета СССРпо делам иэобре ткрытий133035, Москва, Ж - ая наб., д ак писно нного коми тений и о35, Рауиск Производственно-полиграфическое предприятие, г. Ужгород, ул,П ектная,21 1259249 22ка, второй вход элемента ИЛИ соеди- знакового разряда первого операнданен с выходом второго элемента И, блока, вход знакового разряда второпервый вход которого соединен с вы- го операнда блока соединен с вторымходом элемента НЕ, а его второй вход входом первого элемента И и с вторымсоединен с первым входом элементавходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выИСКЛЮЧАЮЩЕЕ ИЛИ и является входом ход которого является выходом блока.1259249 Таблица 1 Входы Выходы 29 9 8 21 20 19 18 17 16 40 32 31 30 29 28 27 0 О 0 О О О О 0 0 0 0 0 О 0 О, О О 0 О 0 0 О 0 0 1 О О 0 О О 1 О О О О 0 О 0 0 1 О 0 О О О 1 0 0 О 0 0 0 О 0 1 0 0 0 0 О 1 0 0 0 0 О О О 0 О О О 1 О 1 0 1 0 1 0 0 О 0 0 0 1 О 0 0 О 0 1 О О 0 О О О 1 О О 1 О О 1 О О 0 0 0 ОО О О 0 О 1 О 1 О 0 0 1 0 1 О 0 О 0 0 О 1 О О 0 О 1 1 О 0 О О 0 Изобретение относится к вычислительной технике и может быть использовано для суммирования, и вычитания многоразрядных последовательных кодов с иррациональными основаниями.Цель изобретения - расширение Функциональных возможностей эа счет обеспечения возможности выполнения операции вычитания чисел, представленных кодами с иррациональными основаниями.На Фиг. 1 представлена структурная схема последовательного сумматора кодов с иррациональными основа ниями, на Фиг, 2 - функциональная схема блока формирования знаковых сигналов.Сумматор содержит блок 1 Формирования дополнительных сигналов и сигнала суммы, регистр 2, блок 3 формирования знаковых сигналов, включающий элемент НК 3,1, элементы И 3.2 и 3.3, элемент ИЛИ 3.4 и элемент ИСКЛЮЧАЮЩКК ИЛИ 3.5, вход 4 установки, тактирующий вход 5, входы 6 и 7 знакового разряда первого и второго слагаемых соответственно, входы 8 и 9 значащих разрядов первого и второго слагаемых соответственно, выходы 10-15 регистра, адресные входы 16-21 блока формирования дополнительных сигналов, вход 22 знака операции блока Формирования дополнительных сигналов, первый и второй выходы 23 и 24 блока формированиязнаковых сигналов, вход 25 знакарезультата текущей операции регистра, выход 26 знака результата после довательного сумматора, выходы 27-32блока формирования дополнительныхсигналов и сигнала суммы, информационные входы 33-38 регистра, управляющий вход 39 блока формирЬваниязнаковых сигналов и выход 40 результата.Устройство работает следующимобразом. 15При поступлении единичного сигналана вход 4 устройства регистр 2 устанавливается в нулевое состояние. Припоступлении сигналов на входы б и 720знаков операндов блок 3 формированиязнаковых сигналов Формирует знакопераций сложения или вычитания.Поступление операндов начинаетсясо старших разрядов. При поступлегзнии сигналов на вхоцы 8 и 9 операндов, на входы 16-21 сигналов с выходов 10-15 регистра 2; на вход 22сигнала с выхода 23 блока 3 формирования знаковых сигналов блок 1Формирования дополнительных сигналов в зависимости от кода на входах16, 17, 18, 19, 20, 21, 22, 9и 8 формирует код на выходах 27, 28,29, 30, 3 1, 32 и 40 в соответствиис табл, 1,

Смотреть

Заявка

3836694, 07.01.1985

ВИННИЦКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ, СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКО-ТЕХНОЛОГИЧЕСКОЕ БЮРО "МОДУЛЬ" ВИННИЦКОГО ПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА

СТАХОВ АЛЕКСЕЙ ПЕТРОВИЧ, ЛУЖЕЦКИЙ ВЛАДИМИР АНДРЕЕВИЧ, ЧЕРНЯК АЛЕКСАНДР ИВАНОВИЧ, СОБОЛЕВА ИРИНА СЕРГЕЕВНА, АНДРЕЕВ АЛЕКСАНДР ЕВСТИГНЕЕВИЧ

МПК / Метки

МПК: G06F 7/40

Метки: иррациональными, кодов, основаниями, последовательный, сумматор

Опубликовано: 23.09.1986

Код ссылки

<a href="https://patents.su/12-1259249-posledovatelnyjj-summator-kodov-s-irracionalnymi-osnovaniyami.html" target="_blank" rel="follow" title="База патентов СССР">Последовательный сумматор кодов с иррациональными основаниями</a>

Похожие патенты