Патенты с меткой «параллельный»
Устройство для преобразования последовательного кода в параллельный
Номер патента: 1520668
Опубликовано: 07.11.1989
Автор: Демьянов
МПК: H03M 9/00
Метки: кода, параллельный, последовательного, преобразования
...находящиеся на входах регистра 2, переписываются навыходы, и на выходах 6 и 7 появляется код "00", свидетельствующий о правильном приеме информации,Если в процессе сдвига "1" предварительно записанной в первый разрядрегистра 1 сдвига, в последнем происходит сбой типа лишний сдвигто "1" перемещается с (п+1)-го разряда регистра 1 сдвига в (и+2)-йразряд. При этом сигнал "1", появившийся в (и+2)-и разряде, через элемент ИЛИ-НЕ 5 запрещает дальнейшеепрохождение тактовых импульсов на регистр 1 сдвига. Состояние "1" вформула изоб ретенияУстройство для преобразования последовательного кода в параллельныйсодержащее первый регистр сдвига,информационный вход которого являетсяинформационным входом устройства,второй регистр сдвига, первый и...
Преобразователь последовательного знакоразрядного кода в параллельный дополнительный код
Номер патента: 1522412
Опубликовано: 15.11.1989
Авторы: Леурдо, Поваренко, Черная
МПК: H03M 9/00
Метки: дополнительный, знакоразрядного, код, кода, параллельный, последовательного
...на первом, втором, третьеми четвертом выходах блока 1.Пусть в исходном состоянии все выходы счетчика 1 находятся в единичном Осостоянии,По фронту первого тактового импульса, поступающего на тактовый вход 9устройства, на информационные входы 6 и 7 устройства одновременно поступает единица - признак начала числа А, На выходе элемента ИЛИ-НЕ 2 устанавливается нуль, который поступаетна вход разрешения счета счетчика 1;на выходе элемента И 3 устанавливается единица, на выходе элемента ИЛИ-НЕ4 - нуль, который поступает на входразрешения записи счетчика 1, на входвыбора направления счета которого поступает единица с информационного 25входа 6 преобразователя. С приходомфронта первого тактового импульса навход синхронизации счетчика 1 с...
Многовходовый параллельный сумматор
Номер патента: 1531090
Опубликовано: 23.12.1989
Автор: Чижухин
МПК: G06F 7/50
Метки: многовходовый, параллельный, сумматор
...( ПП 2 Л ФП 2) Ч П 2 ЧЧ(4 П 1 ЛгП 2) = (фПП 2 ЛПП 1 ЛПП 1 Л ПП 1 Лфйч (4 ПП 2 лпп 1 лпп 1 л п 1) ч (4 Н 12 л пп 1 л пп 1 лЛ) Ч( ПП 2 Л ПП 1 Л П)Ч ( ПП 2 Л ПП 1 Л ПП 2 ЛЛ оЬ) Ч (ф ПП 2 Л ПП 1 ЛП 2) Н (4 ПП 2 ЛПП Л П 1 Л(3)чЧ (4 ПП 2 Л П 1) Ч (4 ПП 2 ЛПП 2 Л ПП 1 М) Ч (4 ПП 2 ЛЛ пп 2 Л п 1)ч (+пп 2 лпп 2 л) ч(4 пп 2 лп 2)чЧ (фпп 2 Л П 1 Л ПП 2 Лос) Ч ( ПП 2 Л П 1 Л П 2) ЧЧ (фпп 2 ЛП 1 ЛП 1 и )Ч 4 П 2 Ч (4 П 1 Л ПП 2 Лф ПП 1 Ы)ЧЧ (4 П 1 ЛОПП 2 лппЛ П 1)Ч (4 П 1 Л ПП 2 Л ПП 1 ЛЪ)чч (+П 1 л пп 2 лп 1) ч (4 п 1 л пп 2 л пп 2 м) чЧ(4 П 1 ЛПП 2 Л П 2)Ч(4 П 1 Л ПП 2 ЛП 1 Л 1)ЧЧ(4 П 1 Л Р 2)Ч(4 П 1 Л П 1 Л ПП 2 л ПП 1 ЛсС ) Чч(4 п 1 лп 1 лпп 2 лп 1) ч (4 п 1 л п 1 лп 1 л п 2)1Ч(4 П 1 Лоп 1 ЛП 1 Л П 1 Л 1 - перенос иэ четвертого разряда,...
Многоканальный параллельный оптический преобразователь для оптоэлектронного запоминающего устройства
Номер патента: 1531166
Опубликовано: 23.12.1989
Автор: Вербовецкий
МПК: G11C 11/42
Метки: запоминающего, многоканальный, оптический, оптоэлектронного, параллельный, устройства
...первой (А) и второй (В) страниц.При этом н оп гическом коммутаторе 1 устанавливается такая матрица голограмм (или она формируется оперативно на реверсивном носителе при подаче на него напряжеиия с блока 9), которая формирует такие связи между Блок 8 формирования пучков может быть выполнен, например, в виде телескопа.Блок 9 управления (фиг. 2) обеспечивает работу преобраэователя и может состоять, например, иэ генератора 10 синхроимпульсон, формировате- . лей 11-14 управляющих сигналон с пер- вого по четвертый, буферного накопителя 15 и канала 16 ввода, причем выходы генератора синхроимпульсон с первого по третий подключены соответственно к первому, второму и третьему формирователям управляющих сигналов, выходы которых подключены к...
Параллельный асинхронный регистр
Номер патента: 1531172
Опубликовано: 23.12.1989
Авторы: Варшавский, Кравченко, Мараховский, Цирлин
МПК: G11C 19/00
Метки: асинхронный, параллельный, регистр
...Значение "0" на управляющем выходе 15 регистра делает нечувствительными ячейки 1-3 памяти и управляющий триггер 8 к изменению значений сигналов на информационных входах 11-13 (отсекает регистр от информационных входов). Очевидно, что после этого произвольным образом могут изменяться сигналы на информационных входах 11-13 ячеек 1-3 памяти с тем, чтобы к моменту следующей записи кода в регистр на этих входах были установлены значения, соответствующие разрядам записываемого кода.Перед новой записью кода регистр должен быть возвращен в исходное состояние, для чего подается значение "0" на его управляющий вход 14, Это вызывает появление значения "1" на выходе инвертора 7 и элементов 6 ячеек 1-3 памяти, затем - значения 1 01 на выходах...
Преобразователь последовательного кода в параллельный
Номер патента: 1531225
Опубликовано: 23.12.1989
Авторы: Кузьменко, Рябова, Ярмухаметов
МПК: H03M 7/00
Метки: кода, параллельный, последовательного
...импульса на входе 8. Этот импульс поступает на вход расширителя 4 импульсов. На выходе расширителя 4 импульсов появляет- О ся расширенный импульс длительностьюкоторый поступает на информационный вход регистра 1 сдвига. После окончания информационного импульса на входе 7 появляется информационный импульс на входе 8, который поступает на управляющий вход регистра 1 сдвига и на счетный вход счетчика 3.При этом по переднему Фронту импульса второй последовательности в регистр 1 сдвига записывается сформированное к этому времени единичное значение информации с выхода расширителя 4 импульсов, а значение счетчика 3 увеличивается на единицу.25При поступлении из канала связи нулевого бита информации информационный импульс на входе 8...
Параллельный резонансный инвертор
Номер патента: 1543518
Опубликовано: 15.02.1990
Авторы: Асиновский, Вогман, Ефимов, Новожилов, Филиппов
МПК: H02M 7/5395
Метки: инвертор, параллельный, резонансный
...контура меньше пЕ, то диоды- 7, закрыты и. цепь ограничения амплитуды не влияет на работу инвертора. Колицество дросселей 5, 5.) 8 - 8 диодов 7 - 7 конденсаторов 6, - 6., выбирают таким, чтобы напряжение в средней точке обмотки дросселя контура 3 в установившемся рабочем режиме не превышало уровень пЕ, т.е, для и-кратного ограничения необходимо идиодов, пблокировоцных конденсаторов, идополнительных дросселей. При сбоях (сбросе нагрузки или напряжения возбуждения транзисторов) ток дросселей, 5, - 5, прерывается, напряжения на них под действием ЭЛС самоиндукции возрастают, однако, когда в средней точке обмотки контурного дросселя напряжение достигает уровня пЕ, вклюцаются диоды 7 - 7, и дальнейший рост напряжения жестко огранициаается,...
Параллельный накапливающий сумматор
Номер патента: 1564614
Опубликовано: 15.05.1990
Авторы: Квитка, Кожемяко, Короновский
МПК: G06F 7/49
Метки: накапливающий, параллельный, сумматор
...триггеров 1 - 1 з.Сложение начинается подачей на входы 5 - 5и 7 1 - 7 соответственно первого и второго слагаемых. Все триггеры 1 - 1 и тех разрядов сумматора, в которых второе слагаемое со" держит "1", устанавливаются в состояние "1", а выходы элементов НЕРАВНО" ЗНАЧНОСТЬ 2- 2 п разрядов, содержащих "1", устанавливаются также в15 состояние "1", При этом, несмотря на. присутствие "1" на счетных входах триггеров 1- 1 и в виде выходных единичных сигналов элементов НЕРАВНОЗНАЧНОСТЬ 2- 2 д, состояние триг геров не изменяется. Изменение состояния триггеров происходит в том слу;ае, когда элементы НЕРАВНОЗНАЧНОСТЬ 2 - 2 и соответствующих разрядов пе,реходят из состояния "1" в состояние 25"0", Переход из состояния "1" в состояние 0" возможен в...
Параллельный накапливающий сумматор
Номер патента: 1564616
Опубликовано: 15.05.1990
Авторы: Бенашвили, Вашакидзе, Имнаишвили, Натрошвили
МПК: G06F 7/50
Метки: накапливающий, параллельный, сумматор
...код 0000 (при этом пятый разряд сумматора переходит в единичное состояние).Для вычитания двоичных операндов разрешающий сигнал подается на входы 20 14 и 15, В результате вторые элементы И 4 и ИЛИ-НЕ 6 оказываются подготовленными для приема информации, Приэтом на выходе второго элемента И 4 первого разряда присутствует низкий 25 потенциал, поскольку на его третий вход постоянно подается низкий потенциал с входа 9. Предположим, что в разрядах сумматора предварительно введено уменьшаемое, представляющее 30 собой кбд 10000. Разряды вычитаемого операнда подаются на информационные входы 11 -11, сумматора. Предположим, что вычитаемое представлено ко-дом 0111. В первом разряде единица на первом входе второго элемента ИЛИНЕ 6...
Параллельный двоичный сумматор
Номер патента: 1571577
Опубликовано: 15.06.1990
Автор: Марченко
МПК: G06F 7/50
Метки: двоичный, параллельный, сумматор
...Р, и Р,так как воздействие на В-вход триггера 3 ( + 1 ) сигналом Р; +, продолжается после снятия сигнала до установления триггеров 3 (1 + 1) и2 ( + 1) в ноль,После установления триггеров2 , 3в ноль сигнал с 1 равенединице, и если в ячейке 1 (х - 1)имеется условие возникновения сигнала переноса Й 1 ф(й 1; 11 ф 1-а)сигнал Р;на выходе элемента ИЛИ7 (. - 1) становится равен единицеи устанавливает по Б-входу н единицутриггер 3 (1), Поскольку на предыдущем этапе распространения переносаи инверсного переноса триггеры 2 .и 3 (5.) были установлены в ноль, итриггер 2 (х) сигналом Р; 1 в единицу не устанавливается, перенос изячейки 1 ( - 1) в ячейку 1далее н ячейку 1 ( + 1) не распространяется,Из описанного ныне следует, чтоперенос Р в любой...
Параллельный накапливающий сумматор
Номер патента: 1578710
Опубликовано: 15.07.1990
Авторы: Квитка, Кожемяко, Стратиенко
Метки: накапливающий, параллельный, сумматор
...входные мультиплексоры 31-3 я поступят на вторые входы элементов , 2-2 НЕРАВНОЗНАЧНОСТЬ, Все элементы 2 -2 тех разрядов, в которых слагаемое содержит "1", устанавливаются в состояние "1". При этом триггеры в 1 и остаются в прежнем состоянии, несмотря на присутствие "1" на их счетных входах, Триггеры 1 -1 изменяют свое состояние в том случае, .когда элементы 2-2 НЕРАВНОЗНАЧНОСТЬ соответствующих разрядов переходят из состояния "1" в состояние "0. При следующем такте. сигналы, присутствующие на входах 5-5сумматора, снимаются. Элементы 2-2 НЕРАВНОЗНАЧНОСТЬ, находящиеся в состоянии "1", переходят в состояние "0", Триггеры 1-1 соответствующих разрядов переходят в состояние "1". Четные разряды в "сжатом" виде первого операнда ("1111") будут...
Параллельный накапливающий сумматор
Номер патента: 1587496
Опубликовано: 23.08.1990
Авторы: Квитка, Короновский, Лебедева, Лужецкий, Стахов
Метки: накапливающий, параллельный, сумматор
...вход второго сумматора 26,по модулю два поступает потенциалЛог, О" (Лог. 1 п) и на его выходеформируется потенциал пЛог, О (Лог.1 ), который поступает на второйвход второго элемента И 24, При несовпадении (совпадении) двух "Лог.1"на входе второго элемента И 24; наего выходе формируется потенциал"Лог.О" (Лог,1) и на шине переноса формируется сигнал заема г, = О(г; =1). В момент поступления повходу 3 счетного импульса триггер 22переключается в противоположное состояние.При вычитании в прямом коде, в случае, когда уменьшаемое меньше вычитаемого, возникают заемы в триггеры18 и 19 знака, предварительно установленные в нулевое состояние, которые в виде единиц заема распростра-,няются в мультиплексоры 16 и, 1 7.С их помощью триггеры 18 и 19...
Параллельный асинхронный регистр на мдп-транзисторах
Номер патента: 1587593
Опубликовано: 23.08.1990
Авторы: Варшавский, Кравченко, Мараховский, Цирлин
МПК: G11C 19/36
Метки: асинхронный, мдп-транзисторах, параллельный, регистр
...18 регистра - низкий потенциал, чтосвидетельствует о завершении переходныхпроцессов при записи кода в регистр и установке парафазного кода на выходах инверторов 4 и 5 ячеек 1-3 памяти.Низкий потенциал на управляющем вы, ходе 18 регистра закрывает транзисторы 10и делает нечувствительными ячейки 1 - 3 памяти и управляющий триггер 11 к изменениюзначений сигналов на информационных входах 14 - 16 (отсекает регистр от информационных входов), 15 наконец, высокого потенциала нэ выходах инверторов 5 этих ячеек. В результате на 40 45 50 группы данного элемента, о т л и ч а ю 55 щ и й с я тем, что, с целью упрощения 5 10 20 25 30 35 После этого произвольным образом могут изменяться сигналы на информационных входах 14-16 ячеек 1-3 памяти с...
Параллельный сумматор
Номер патента: 1594523
Опубликовано: 23.09.1990
Автор: Телековец
МПК: G06F 7/49
Метки: параллельный, сумматор
...с = 1 сумматор производит сло жение отрицательного двоичного числа(а) с числом в избыточноч системесчисления (Ь) а с выходов 15 и 16сумматора выдается отрицательное значение результата, т,е. с выходов 15и 16 выдаются соответственно отрицательное и положительное значения результата (Ь-а),При с = 1 сумматор также производит вычитание из двоичного положительного числа (а) числа в избыточнойсистеме счисления (Ь), а с выходов15 и 16 сумматора выдается положительное значение результата (а-Ь),Формула.изобретенияПараллельный сумматор, содержащийв каждом разряде блок Аормированияотрицательной суммы и блок Аормированин положительного переноса, первый триггер результата, причем вход синхронизации первого триггера результата соедцнен с входом...
Параллельный асинхронный регистр на кмдп-транзисторах
Номер патента: 1599899
Опубликовано: 15.10.1990
Авторы: Гольдин, Кондратьев, Романовский, Цирлин
МПК: G11C 19/00
Метки: асинхронный, кмдп-транзисторах, параллельный, регистр
...цепочка перетягивает инвертор 5), а на выходе инвертора 4 появляется низкий потенциал. Только после того, как информация запишется во все ячейки памяти 1 - 3 и потенциал на выходах их инверторов 4 станет противоположен потенциалу на соответствующих информационных входах 15 - 17, произойдет переключение элемента 11 и на его выходе появится высокий потенциал, который закроет транзис 5 10 15 20 2 б 30 35 торы 8 ячеек 1 - 3, т.е. отсечет их от информационных входов 15 - 17. После этого переключится инвертор 1 О и на его выходе, т.е. выходе 14 регистра появится низкий потенциал, что свидетельствует о завершении переходных процессов в этой фазе работы регистра.После этого произвольным образом могут изменяться сигналы на информационных входах...
Параллельный асинхронный регистр
Номер патента: 1607016
Опубликовано: 15.11.1990
Авторы: Варшавский, Кондратьев, Романовский, Цирлин
МПК: G11C 19/00
Метки: асинхронный, параллельный, регистр
...запишется во всеячейки 1-3 памяти ипотенциалы на выходах их инверторов 4 станут противоположными потенциалам на информационных входах 18-20, произойдет переключение элемента 9 управляющего триггера 8. При наборе значений на информационных входах 18-20, не требующем переключения ячеек 1-3 памяти, переключение элемента 9 триггера 8 вызывается только появлением низкого потенциала на выходе элемента 13. Одновременно с этим низкий потенциал, поданный на вход 17 регистра, вызывает появление высокого потенциала на выходе элемента 11, Переключение элементов 9 и 11 вызовет в свою очередь срабатывание элемента 10 управляющего триггера 8, на выходе которого появится низкий потенциал,7016 6транзисторах по сравнению с прототипом (при любом...
Потоковый параллельный процессор
Номер патента: 1608682
Опубликовано: 23.11.1990
Автор: Александров
МПК: G06F 15/00
Метки: параллельный, потоковый, процессор
...данных, исключая их запись к 3, что позволяет увеличить одействие процессора и сокраобъем памяти, занимаемый проой.каждом такте работы процессора руется на выходах регистров 9 Т 1 групповой пакет результата, ый по Т 9 переписывается в реги-14, по Т 2 в блок 3 записываданные с выхода регистра 9 по у, содержащемуся в регистре ибо по ТЗ формируется группоакет данных на выходах регист-22, который в следующем такТ 4 передается н блок 2 для отки, либо если это невозможно, прос с выходов регистров 12 ступает в конец очереди блока Т 6, а первый из очереди запрос пает в регистр 5 по Т 9.еменные диаграммы тактовых имов представлены на фиг.10, где время задержки одного логиче элемента, "; - длительность работы устройстваРаботу схемы...
Параллельный активный сглаживающий фильтр
Номер патента: 1614078
Опубликовано: 15.12.1990
Авторы: Гончаров, Гришин, Измайлов
МПК: H02M 1/14
Метки: активный, параллельный, сглаживающий, фильтр
...- к общсму выводу, а коллектор - к базе и роходно го тра нзи сто ра 3. Коллектор транзистора 3 соединеи с вцходным вь 1 ВО- дом, а его змиттер через резистор 4 - с общим выводом. Дополнительный транзистор 5 коллектором соединен с базой транзисто)а 1, змитте)ом - с змиттером транзистора 3, а базой - с выходом источника 6 опорного напряжения,Фильтр работает следу о 1 цим образом.При отсутствии пульсаций напряжения на входе змиттер транзистора 1 и коллектор транзистора 3) на резисторе 4 устанавливаегся напряжени 8, равное разности напряжений источника 6 опорного напряжения и перехода база-змиттера транзистора 5, Это напряжение создается суммарным током транзисторов 3 и 5, котооый и Я 1)лЯ- ется током покоя фильтра, поддержание которого на...
Параллельный асинхронный регистр на мдп-транзисторах
Номер патента: 1615807
Опубликовано: 23.12.1990
Авторы: Варшавский, Кондратьев, Романовский, Цирлин
МПК: G11C 19/00
Метки: асинхронный, мдп-транзисторах, параллельный, регистр
...процесса записи в регистр.Сразу после этОГО мсжнО начать изме"некие значений на информационных входах16 - 18 регистра, подготавливая разряды нового кода для записи. При этом, поскольку ка затворы транзисторов 10 элементов 6 ячеек памяти 1 - 3 поступают значения "0" с управляющего выхода 19 регистра, эти транзисторы закрыты и не препятствуют изменению значений на информационных входах 16 - 18 ячеек 1 - 3 памяти (не пропускают на эти входы потенциал шины 23 регистра, к которой через открытые транзисторы 9 этих элементов подключены стоки транзисторов 10),Перед тем как осуществить очереднуюзапись разрядов кода в регистр необходимопривести его в исходное состояние, для чего на управляющий вход 15 регистра подается значение "0". В...
Преобразователь последовательного кода в параллельный
Номер патента: 1615891
Опубликовано: 23.12.1990
МПК: H03M 9/00
Метки: кода, параллельный, последовательного
...счетчика 7, Импульсы, соответствующие положительным входным сигналам, с выхода блока 18 сравнения и отрицательным - с выхода блока 19 сравнения подаются на входы элемента ИЛИ 4 и далее на инФормационный вход сдвигающего регистра 5, в котором накапливается параллельный код нходного слова, и на вход счетчика б по модулю дна, После выдачи числа импульсов, состветствующих количеству разрядон слова, дешиФратор 11 Формирует сигнал, который запрещает счет импульсон в счетчике 7, через инвертор 21 закрынает элементы 9 и 10 и прекращает сдвиг инФормации в регистре 5, В последнем Формируется параллельный код принятого слова.Кроме того, сигнал с выхода дешиФ- ратора 11 через элемент 12 задержки опрашивает элемент И 8, При правильной четности...
Устройство для преобразования последовательного кода в параллельный
Номер патента: 1615893
Опубликовано: 23.12.1990
МПК: H03M 9/00
Метки: кода, параллельный, последовательного, преобразования
...запускаетсяформирователь 1. Положительным Аронтом третьего импульса в регистр 2 20записывается второй бит информации,а отрицательным Аронтом в триггер 4 -третий бит инАармации, Тридцать вто,рым импульсом н тридцать первом разряде регистра 2 устанавливается тридцать первый бит инАормации и в триггер 4 записывается тридцать второй,последний бит. Далее следует пауза.На входе формирователя 1 импульсовустанавливается нулевой потенциал, а 30с его выхода ня вход элемента И 6поступает потенциал логической "1",разрешающей прохождение частоты свхода элемента И 6 на выход, Положительным Аронтом первого импульсачастоты, поступающей с выхода элемента И 6 на вход элемента ИЛИ 9 и с еговыхода,на счетный вход регистра 2тридцать второй бит...
Параллельный асинхронный регистр
Номер патента: 1624530
Опубликовано: 30.01.1991
Авторы: Варшавский, Кондратьев, Романовский, Цирлин
МПК: G11C 19/00
Метки: асинхронный, параллельный, регистр
...5 ячеек памяти 1 - 3,Заметим, что низкий потенциал на управляющем выходе 23 регистра закрывает транзисторы 9 и делает нечувствительными ячейки памяти 1-3 и управляющий триггер 10 к изменению значений сигналов на информационных входах 25-27 (отсекает регистр от информационных входов).После этого произвольным образом могут изменяться сигналы на информационных входах 25-27 ячеек памяти 1 - 3 с тем, чтобы к моменту следующей записи кода в регистр на этих входах были установлены значения, соответствующие разрядам записываемого кода,Перед новой записью кода регистр должен быть возвращен в начальное состояние, для чего на управляющий вход 24 подается низкий потенциал, закрывающий транзистор 22. Это вызывает появление высокого...
Преобразователь последовательного кода в параллельный
Номер патента: 1644387
Опубликовано: 23.04.1991
Авторы: Зенин, Карачев, Кузьменко, Мотягина
МПК: H03M 7/00
Метки: кода, параллельный, последовательного
...увеличение значения счетчика 3 на единицу, что ведетк искажению значения истинной информации на информационном выходе 10,а также. к неправильному счету в счетчике 3 импульсов, Введение расширителя 6 импульсов позволяет выработатьрасширенные импульсы полезных сигналов второго информационного входа9, по ширине перекрещивающие помехи,и тем самым исключить срабатываниерегистра 1 сдвига и счетчика 3 импульсов от импульсов помех,При поступлении из канала связинулевого бита информации информационный импульс на входе 9 появляетсяраньше, чем на. входе 8, Следовательно, к моменту появления переднегофронта импульса на информационномвходе 9, и, следовательно, на выходерасширителя б импульсов и управляющем входе регистра 1 сдвига, на инФормула 20 1....
Параллельный аналого-цифровой преобразователь
Номер патента: 1654971
Опубликовано: 07.06.1991
МПК: H03M 1/36
Метки: аналого-цифровой, параллельный
...первого и второго АЦП 2 не станут равны:Возьмем теперь другой случай, при котором взятие выборки первым АЦП 2 произ водится позднее по времени, чем взятие выборки вторым АЦП 2. Тогда цифровой код на выходе первого АЦП 2 будет численно больше цифрового кода на выходе второго АЦП 2 6и управляющий сигнал появится на втором выходе третьего блока 9, который поступит на вычитающий вход реверсивного счетчика 10. Это приведет к тому, что задержка прохождения стробирующего импульса первого АЦП 2 будет уменьшаться с каждым тактом до тех пор, пока коды на цифровых выходах второго и первого АЦП 2 не станут равны.После этого управляющий сигнал появится на третьем выходе третьего блока 9, который поступит на вход третьего ключа 12, который отключит...
Преобразователь последовательного кода в параллельный
Номер патента: 1656685
Опубликовано: 15.06.1991
Автор: Скорняков
МПК: H03M 7/00
Метки: кода, параллельный, последовательного
...1 сдвига по сигналу импульса паузы и тем самым регистр 1 сдвига подготавливается к приему нового слова.Если число синхроимпульсов кода больше номинального (пМ), то как только в дополнительных разрядах оказывается код"01" или "11", производится досрочное формирование импульса начальной установкирегистра 1 сдвигаТаким образом. блок 3 управления в зависимости от кода в дополнительных разрядах регистра 1 либо осуществляетформирование импульса начальной установки, либо последовательное формирование импульсов конца преобразования иначальной установки, причем при трех разновидностях контрольной длины принимаемого слова между двумя импульсами паузы(меньшей, равной или больше номинальной)в дополнительных разрядах регистра 1 оказывается...
Преобразователь последовательного кода в параллельный
Номер патента: 1658391
Опубликовано: 23.06.1991
МПК: H03M 9/00
Метки: кода, параллельный, последовательного
...полуволны синусоидального сигнала на его входе, Импульсный сигнал, сформированный на первом выходе формирователя 5, поступает на вход элемента 9 задержки и второй вход элемента И 2. Импульсный сигнал, сформированный на втором выходе формирователя 5, поступает на вход элемента 10 задержки и второй вход первого элемента И 1. Время задержки сигналов, сформированных на выходах элементов 9 и 10 задержки (т), выбирают из условия то тТ т 1где т, - минимально допустимая длительность импульса на втором входе триггера 3;т - минимально допустимая длительность интервала между передними фронтами импульсов на втором и первом входе триггера 3;Т - длительность полуволны синусоидального сигнала в коде КИ.Импульсный сигнал, сформированный на...
Устройство для преобразования последовательного кода в параллельный
Номер патента: 1660175
Опубликовано: 30.06.1991
Автор: Демьянов
МПК: H03M 9/00
Метки: кода, параллельный, последовательного, преобразования
...элемента И - НЕ 5, т.е. на выходах 11 устанавливаются сигналы "11", указывающие о правильном приеме слова: Для приема следующего слова необходимо подать импульс по входу 9, и процесс повторяется.Алгоритм работы при сбое приема информации типа "лишний" сдвиг.Запуск устройства осуществляется аналогично описанному,По мере поступления информации возможен сбой работы, при котором импульсной помехой информация сдвигается без воздействия синхроимпульсов, при этом сигнал "1", предварительно записанный в первый разряд регистра 1 сдвига, оказывается в (и+1)-и разряде регистра 1 сдвига в тот момент, когда на выходе генератора 2 тактовых импульсов пачка синхроимпульсов еще не окончилась. Рассмотрим работу системы с этого момента. допуская, что...
Параллельный асинхронный регистр на кмдп-транзисторах
Номер патента: 1665405
Опубликовано: 23.07.1991
Авторы: Варшавский, Кондратьев, Романовский, Цирлин
МПК: G11C 19/00
Метки: асинхронный, кмдп-транзисторах, параллельный, регистр
...11 имеется низкий потенциал, на низкий потенциал, закрывающий транзивыходе элемента И-НЕ 10 управляющего стор 15 и открывающий транзистор 14 эле-. триггера 8 - высокий потенциал,а на выходе 45 мента 13, в результате чего на выходе элемента И-ИЛИ-НЕ 9 этого триггера - низ- последнего появится высокий потенциал кий потенциал, который поступает на вход (транзистор 16 этого элемента закрытвысоэлемента И-НЕ 12 и на его выходе имеется ким потенциалом с выхода элемента И- высокий потенциал, т,е. на выходе 22 реги- ИЛИ-НЕ 9), Таким образом, на обоих входах стра в начальном состоянии имеется высокий 50 элемента 12 появятся высокие потенциалы потенциал, свидетельствующий о готовно- с выходов элементов И-ИЛИ-НЕ 9 и 13, что сти регистра к...
Параллельный процессор хаара
Номер патента: 1667103
Опубликовано: 30.07.1991
Авторы: Агаян, Галантерян, Геворкян, Мелкумян
МПК: G06F 17/14, G06F 19/00
Метки: параллельный, процессор, хаара
...блока 6 синхронизации, запоминая информацию на один такт работы сумматоров-вычитателей. На первом такте при поступлении на синхронизирующие входы 10 коммутаторов 20 - 2 з сигнала от делителя 8 частоты блока 6 синхронизации они устанавливаются в первое состояние и подключают к входам сумматоров-вычитателей 30 - Зз 1 О-Й группы первые восемь информационных входа процессора: Хсих 1 - 30 Х 2 иХЗ - ъ 31,Х 4 и Х 5 -32,Х 6 и Х 7 -Зз.ВычисляютсЯ суммы (ХО + Х 1), (Х 2 + Хз), (Х 4+ Х 5) (Х 6+ Хт) и разности (Хо-Х 1), (Х 2 - Хз), (Х 4-Х 5), (Х 6-Х 7), Суммы поступают на блоки 40, 42, 44, 46 задержки и запоминаются в них, а разности- на блоки 41,4 з,45,47. На втором такте по сигналу от блока синхронизации коммутаторы 20-2 з устанавливаются во...
Преобразователь последовательного кода в параллельный
Номер патента: 1674382
Опубликовано: 30.08.1991
МПК: H03M 9/00
Метки: кода, параллельный, последовательного
...приема преобразованных кодограмм и выходов 16 внешней нагрузкой.До появления на входе 13 очередной (в том числе в первой) из т преобразуемых и-разрядных кодограмм, каждая из которых начинается с маркера, преобразователь находится в первом режиме работы,В этом случае с приходом маркера очередной кодограммы (в том числе и первой) сигнал единичного уровня с входа 13 через элемент И 5, подготовленный к срабатыванию единичными потенциалами, поступающими с инверсного выхода триггера 3 и инверсного выхода старшего разряда регистра 1, одновременно с приходом очередного СИ с входа 14 поступает через элемент ИЛИ 7 на вход синхронизации регистра 1, Кроме того, сигнал с входа 13 с задержкой, равной длительности срабатывания элементов И 5 и ИЛИ...