Параллельный накапливающий сумматор

.Квитка,Квитка во СССР1987.СССР1986. АЮЩИЙ СУМ сотабл,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СОСР ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(57) Изобр етение относится к вычислительной технике и может быть исполь зовано в специализированных вычислительных машинах и цифровых устройствах роботизированных систем управления для сложения чисел с иррациональными основаниями и обработки векторной информации в трехмерной системе координат. Целью изобретения является расширение функциональных возможностей за счет сложения в кодах с3(иррациональным основанием Ч 2. Сумматор содержит триггеры 1, -1 разрядов сумматора, элементы НЕРАВНОЗНАЧНОСТЬ 2 - 2 разрядов сумматора, коммутаторы 6 -6 разрядов сумматора с ответствующими связями. 1 ил., 1данноостью 2,-2, 42, 1 2 ляют три группы двоичн множенные на коэдхЪиЦие "2. то выражение (1) ить в следующем виде: и состарядов,1,42предста х можн к-г,Е1(З Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислитЕльных машинах и цифровых устройствах роботизированных систем управлЕния для сложения чисел с иррациональными основаниями и обработки векторной информации в трехмерной систем координат. 1 ОЦель изобретения - расширение ф нкциональных возможностей за счет с ожения в коацах с иррациональным основанием 2На чертеже представлена схема парллельного накапливающего сумматора , (,1 цля п = 5),Сумматор содержит триггеры 1, -1 соответствующих разрядов сумматора, з ементы НЕРАВНОЗНАЧНОСТЬ 21 - 22 Д с ответствующих разрядов сумматора, в од 3 начальной установки сумматора, выходы 4 а -4 з соответствующих р зрядов суммы сумматора, входы 5- 5 соответствующих разрядов первого 25 с агаемого сумматора, коммутаторы бг -6 соответствующих разрядов с мматора, входы 7 А - 75 соответствующих разрядов второго слагаемого сумматора, а также первый и второй входы 8 и 9 задания режима сумматора соответственно.1(оммутаторы 6,1 - бвреализованы на основе мультиплексоров.Параллельный накапливающий суммаор предназначен для сложения операндов и координат трехмерных вектоов, представленных в двоично-кодиро ванной позиционной системе счисления3 гс 1 иррациональным основанием 2В этой системе счисления любое Число (вектор А) представляется в видеА = а,(Г 2 ) ++ а(-12 ) + + а,(42 ) . (1)45Учитывая, что веса разрядов :1 о кода являются последовательн степеней основания 42Г 2, 2 42 где а, а , а ею,11,а1 с2,5 ь 8,11, и;3 Е 1,4,7,10, и;1 6 0,3,6,9,и,Выражение (2) позволяет любое число (вектор в трехмерном пространстве) изобразить в виде трех составных (векторов).Особенностью такого изображения является то, что код с основанием Г 112 , используемый для записи числа (вектора), единый и в то же время члечы выражения (2) независимы друг от друга. Это позволяет при сложении двух операндов осуществить параллельное и независимое сложение составных частей операндов. Сложение двух одноименных разрядов в двоично-кодированной системе, счисления с иррациоЪГнальным основанием 2 выполняется согласно следующей таблице.0 + О = ОО+ 1 = 11+Оаа 11 + 1 = 1000Если в х-х разрядах слагаемых имеются единицы, то, как это следует из таблицы, единица переноса поступает в (+3)-й разряд кода.Сумматор может работать в трех режимах: в режиме сложения операндов, представленных в коде с основанием г--12 ; в режиме сложения операндов, представленных в коде с иррациональным основанием 42; в режиме суммиро-, вания при двоичном представлении операндов.Первый режим обеспечивается приложением единичных сигналов к входам 8 и 9. Для создания второго режима в единичном состоянии находится только вход 9, а для создания третьего режима - только вход 8.Параллельный накапливающий сумматор при сложении операндов в кодез г-ф с иррациональным основанием -2 работает следующим образом. Суммированию чисел предшествуют установка всех триггеров 1 1 - 1 п, в нулевое состояние путем приложения импульса к входу 3 и подача на входы 8 и 9 единичных значений, при этом обеспечивается приложение к первому и второму управляющим входам коммутаторов бг - 6156 цб единичных сигналов. Таким образом будет сформирована цепь подключения к вторым входам элементов НЕРАВНОЗНАЧНОСТЬ 2 - 2 и выходных единичныхч 5 сигналов триггеров 1 - 1 з.Сложение начинается подачей на входы 5 - 5и 7 1 - 7 соответственно первого и второго слагаемых. Все триггеры 1 - 1 и тех разрядов сумматора, в которых второе слагаемое со" держит "1", устанавливаются в состояние "1", а выходы элементов НЕРАВНО" ЗНАЧНОСТЬ 2- 2 п разрядов, содержащих "1", устанавливаются также в15 состояние "1", При этом, несмотря на. присутствие "1" на счетных входах триггеров 1- 1 и в виде выходных единичных сигналов элементов НЕРАВНОЗНАЧНОСТЬ 2- 2 д, состояние триг геров не изменяется. Изменение состояния триггеров происходит в том слу;ае, когда элементы НЕРАВНОЗНАЧНОСТЬ 2 - 2 и соответствующих разрядов пе,реходят из состояния "1" в состояние 25"0", Переход из состояния "1" в состояние 0" возможен в двух случаях: когда до прихода на второй вход элемента НЕРАВНОЗНАЧНОСТЬ 2 единичного прямого сигнала триггера 1, 3 О (-3)-го разряда сумматора на выходе данного элемента НЕРАВНОЗНАЧНОСТЬ присутствовал единичный сигнал, и тогда приход "1" переноса из разряда (1-3) в разряд 1 вызывает появление "О" на выходе соответствующего элемента НЕРАВНОЗНАЧНОСТЬ 2,.а следовательно, приводит к изменению состояния триггера 1 на противоположное; а также при снятии единиц первого слагаемого на входах 5 - 5 п сумматора.Благодаря этим переключениям осуществляется предварительный перенос информации от младших разрядов к старшим, При сложении операндов, пред г-ф ставленных в кодах с основанием -12, перенос с выхода 1-го разряда поступает на третий информационный вход коммутатора б, . Суммирование осуществляется одйовременно и независимо в трех группах разрядов сумматора. В этом состоит работа сумматора при сложении слагаемых с иррациональным основанием ч 2.Г 1 55При сложении операндов в кодах .ч 2 и двоичных операндов перенос единиц из д-го разряда поступает соответст- венно в разряды (+2) и (х+1). Для 14 6обеспечения сложения во втором режиме на входе 9 устанавливают единичное значение, а на входе 8 - нулевое. Это позволяет коммутировать единицы переноса, поступающие на вторые информационные входы коммутаторов б- б. Для создания третьего режима необходимо входы 8 и 9 установить соответственно в единичное и нулевое значения. В остальном процесс сложения во втором и третьем режимах работы сумматора не отличается от описанного.Поскольку в кодах с основаниями Г Г2 и 2 сложение происходит одно г-временно и независимо соответственно в двух и трех группах разрядов, то это обеспечивает уменьшение времени сложения в два и три раза. Кроме того, увеличению быстродействия в предлагаемом сумматоре способствует одновременное приложение к соответствующим входам слагаемых. формула изобретения Параллельный накапливающий сумматор, содержащий в каждом разряде сумматора триггер, в каждом разряде сумматора, кроме первого элемент НЕРАВНОЗНАЧНОСТЬ и коммутатор, причем прямые выходы триггеров разрядов сумматора являются выходами соответствующих разрядов суммы сумматора, входы разрядов, кроме первого, первого слагаемого которого соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ соответствующих разрядов сумматора. выходы элементов НЕРАВНОЗНАЧНОСТЬ разрядов сумматора соединены со счетными входами триггеров соответствующих разрядов сумматора, вход начальной установки которого соединен11с . входами установки, в О триггеров разрядов сумматора , первый и второй входы з адания режима сумматора соединены с соответствующими управляющими входами коммутаторов разрядов сумматора , выходы коммутаторов разрядов сумматора соединены с о вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ соотв е тствующих разрядов сумматора, счетный вход триггера первого разряда сумматора соединен с входом первого разряда первого слагаемого сумматора, первый информационный вход коммутат ар а .-го ( 1 = 2 - и , и -разрядность слагаемых) разряда сумма тора соединен с прямым выходом триггера ( - 1 ) - го1564614 Составитель А.КлюевТехред И.Дидык КорректорМ.Кучерявая Редактор А.Огар Заказ 1160 9 НИИПИ Государственного 113035, Подписное Тираж 561 комитета по изобретениям и открытиям при ГКНТ СССРМосква, Ж, Раушская наб., д. 4/5 производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина,101 разряда сумматора, второй информационный вход коммутатора второго разряда сумматора соединен с входом нулевого потенциала сумматора, второй ийформационный вход коммутатора 1-го5 Щ = 3-и) разряда сумматора соединен . с,прямым выходом триггера Ь)-го р зряда сумматора, о т л и ч а ю - щи й с я тем, что, с целью расшире ния функциональных возможностей за счет сложения в кодах с иррациональэгн основанием 2, входы разрядов второго слагаемого сумматора соединеныс входами установки в "1" триггеровсоответствующих разрядов сумматора,третьи информационные входы коммутаторов второго и третьего разрядов сумматора соединены с входом нулевогопотенциала сумматора третий информационный вход коммутатора р-го разряда (р = 4-и) соединен с прямым выходом триггера (р)-го разряда сумматора.