Устройство для преобразования последовательного кода в параллельный

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 151)5 Н 03 М 9/ОО ЕННЫЙ НОМКТЕТ НИЯМ И ОТНРЫТИЙ ГОСУДАРСПО ИЗОБРЕТЕПРИ ГКНТ ей;031.;8ЛАП(йе 3 ИСАНИЕ ИЗОБРЕТЕНИЯ 1 24 90. Бюлвнир и4(088.кое свикл. Не свидкл. Н Р 47В.А,Ходжаев) детельство СССР 3 М 9/00, 1984, тельство СССР 3 М 9/00, 1987. ТРОИС 1 ВО ДЛЯ ПРЕО ВАТЕЛЬНОГО КОДА В РАЗОВАНИЯПАРАЛЛЕЛЬя к вычисл к внешним ЭВМ, рабос использо А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относит тельной технике, а имени периферийным устройствам тающим в биполярном коде ЯО 1615893 А 1 ванием преобразования биполярного кода в параллельный, и может быть использовано для выгода информации сЭВМ непосредственно на цифропечатающее или графопостроительное устройства. Изобреение позволяет упроститьконструкцию устройства ппя преобразования последовательного к.да в параллельный. Устройство содержит формирователи 1 и 16 импульсов, сдвигающий регистр 2, преобразователь 3 биполярного кода в униполярный, триггеры 4 и 5, элементы И 6, 7 и 8, элемент ИЛИ 9, выходной регистр 10, генератор. 11 импульсов, инверторы 12, 13и 14, клавишный регистр 15, передатчики 17 и 18. 1 ил.Изобретение относится к вычислительной технике, а именно к внешним периферийным устройствам ЭВМ, работающим в биполярном коде с использованием преобразования биполярного кода в параллельный, и может быть использовано для вывода информации с ЭВМ непосредственно на цифропечатающие нли графо" построительные устройства. 10Целью изобретения является упроще. ние устройства.На чертеже представлена функциональная схема устройства.Устройство содержит первый форми рователь 1 импульсов, сдвиговый реУ,гистр 2, преобразователь 3 биполярного кода в униполярный первый 4 и ,второй 5 триггеры, первый 6, второй 7 и третий 8 элементы И, элемент ИЛИ 2 О 9, выходной регистр 10, генератор 11 импульсов, первый 12, второй 13 и третий 14 инверторы, клавишный регистр 15, второй Формирователь 16 импульсов, первый 17 и второй 18 передат чики, информационный вход 19, информационный выход 20, синхронизирующий выход 21 и задающий вход 22.Устройство работает следующим об-разом. ЗОПри включении питания запускается, генератор 11 и импульсы начинают по" ступать на вход элемента И 6. В начальный момент при отсутствии бипо " лярного кода на вход 19 преобразова 35 теля 3 биполярного кода в униполярный на выходе синхронизации и на выходе данных устанавливаются нулевые потенциалы. С первого выхода синхронизации преобразователя 3, нулевой потенциал поступает на вход элемента ИЛИ 9, на вход инвертора 12, с выхода которого потенциал соответст-, вующий логической "1", устанавливается на входе установки триггера 5. В д 5 случае отсутствия частоты с выхода синхронизации преобразователя 3 на входе Формирователя 1 импульсов устанавливается нулевой потенциал, а с выхода Формирователя 1 импульсов потенциал, равный логической "1", поступает на вход элемента 1 6, являясь при этом разрешающим для частоты, поступающей на вход элемента И 6 с генератора 11. Таким бразом, импульсы поступают с выхода элемента И 6 на счетный вход триггера 5, при этом на выход триггера 5 перезаписывается потенциал логического О , щТТ ТТ тановленного на входе данных триггера 5. Указанный потенциал устанавливается на входе регистра 2.Частота с выхода элемента И 6 через элемент ИЛИ 9 поступает на счетный вход регистра 2. Однако записиинформации в регистр 2 не происходит,так как на входе выбора режима все время установлен нулевой потенциал.При поступлении биполярного кода,дна вход преобразователя 3 биполярного кода с его выхода синхронизации на- чинают поступать импульсы пачкой по 32 штуки, Каждому импульсу соответствует один бит информации - логиче" ский "О" или логическая"1". Первым пришедшим импульсом синхронизации, поступающим на вход триггера 5 с выхода инвертора 12 на выходе триггера 5 устанавливается уровень логической "1", который поступает на вход регистра 2.Этот импульс запускает формирователь 1 импульсов, на выходе которого устанавливается потенциал логического "0", запрещающий прохождение частоты с первого входа элемента И 6на его выход. На входе элемента ИЛИ 9,подключенном к выходу элемента И 6, устанавливается уровень логическоТТОтТС другого входа эле:тента ИЛИ 9 наего выход проходит первый импульс синхронизации с выхода преобразователя 3 и поступает на счетный вход регистра 2, Таким образом, по переднему фронту первого импульса синхронизации на входе регистра 2 устанавливается логическая "1", и по мере поступления этого Фронта на счетный вход регистра 2 первый выходной разряд регистра 2 устанавливается в "О", остальные тридцать один разряд- в состояние логической "1",По заднему Фронту первого импульса синхронизации первый бит информации с информационного выхода преоб" разователя 2 на вход данных триггера 4 перезаписывается на его выход, Та"ким образом, первым импульсом синхрО- низации первый бит информации записывается в триггер 4 и устанавливаетсяв исходное состояние регистр 2.Положительным передним Фронтомвторого импульса синхронизации, поступающим на вход Формирователя 1 имтрульсов, последний перезапускаетсяи на его выходе продолжает поддержи5 16158ваться уровень логического "0", запре.щающего прохождение частоты с входаэлемента И 6 на его выход.Этим положительным (передним) Аронстом первый бит инАармации, записанный в триггере 4 и установленный навходе данных регистра 2 предыдущимимпульсом синхронизации записываетсяв первый разряд регистра 2. На втором выходном разряде регистра 2 приэтом устанавливается логический "О".По отрицательному Аранту второго импульса второй бит информации записывается н триггер 4 и устанавливаетсяна входе данных регистра 2.Подобнымобразом третьим импульсом синхронизации запускаетсяформирователь 1. Положительным Аронтом третьего импульса в регистр 2 20записывается второй бит информации,а отрицательным Аронтом в триггер 4 -третий бит инАармации, Тридцать вто,рым импульсом н тридцать первом разряде регистра 2 устанавливается тридцать первый бит инАормации и в триггер 4 записывается тридцать второй,последний бит. Далее следует пауза.На входе формирователя 1 импульсовустанавливается нулевой потенциал, а 30с его выхода ня вход элемента И 6поступает потенциал логической "1",разрешающей прохождение частоты свхода элемента И 6 на выход, Положительным Аронтом первого импульсачастоты, поступающей с выхода элемента И 6 на вход элемента ИЛИ 9 и с еговыхода,на счетный вход регистра 2тридцать второй бит инАормации, записанный в триггере 4, перезаписывается в регистр 2 и устанавливается натридцать втором входе регистра 2.Тридцать третий разряд регистра 2устанавливается н "О", Отрицательнымфронтом первого импульса, поступившего с выхода элемента И 6 на счетный вход триггера 5, на выходе последнего устанавливается нулевой потенциал, записанный на входе триггера 5Нулевой потенциал с выхода триггера 5 поступает на вход регистра 2.Процесс преобразования закончен,Непременное условие работы устройства состоит в том, что частота генератора 11 должна быть соизмерима с0-периодом частоты синхронизации.Кроме того, длительность импульсов, Аормируемых Аормирователем 1, должнабыть больше или равна с . Таким,обра- л зам, чтобы ня выходе Аарииранателя 1 при наличии частоты синхронизации нее время был установлен потенциал, запрещающий н момент прохождения частоты синхронизации прохождение частоты генератора 11 с входа элемента Й 6 на ее выход. Такимсбрязом, каждое информационное тридцятиднухразрялнае слова, паступающеее ня информационный вход 19, выставляется на выходе р гисгра 2ИнАармяцианняя часть этого слова устанавливается на входах данных выходного регистра 10. При этом каждое слово сопровождается импульсам синхронизации, который поступает с тридцать третьего выхода регистра 2.Передний Аронт указанного импульса Аармируется после установки тридцать второго бита инАормации, а задний франт Аормируется после сброса регистра 2 па приходе второго импульса с генератора 11 на счетный вход регистра 2.Первые восемь разрядов инАармационного слова дешиАрируются с помощью двоична-десятичного дешиАрятора, собряннога на клавишном регистре 15, элемент И 8 схемы, который предстазляет собой расширители и инвертаре 14. Перед началом работы на клавишном регистре 15 устанавливается выбранный адрес слова, предстявленнога биполярным кодом.Ня инАормационный вход 19 устройства поступают биполярные коды с различными адресами, так как характер этой инАармации различный и каждый параметр имеет свой адрес.ИнАармация, которую необходимо выделить, имеет свой заранее опреде 1ленный адрес. Именно этот адрес и устанавливается на клянйшнам регистре 15. Представляя собой набор независимых тумблеров, клавишный регистр 15 замыкает выходы регистра 2 на входы элемента И 8 либо няпрямую,либо через инвертор 14, таким образом, чтобы на входах элемента И 8 при появлении выбранного адреса устянавлнва. лись уровни логических "1". В этом случает на выходе элемента И 8 Аормируется потенциал, который поступает на вход элемента И 7, последний разрешает прохождение с ега второго входа импульса синхронизации на выход элемента И 7 и далее ня счетньп вход выходного регистра 10. Е этому1615893 Составитель Б,ХодовРедактор М.Бланар Техред М,Дидык . КоРРектоР В,Гирняк Заказ 3997 Тираж 656 ПодписноеВНЯИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 моменту на входах данных регистра 10установлена информационная часть бишолярного кода, которая и записывается поступающим с выхода элемента И 7 одиночным импульсом.С выхода регистра 10 информация через передатчик 17 устанавливается на информационном выходе 20 устройства.10Одновременно с этим импульс синхр низации с выхода элемента И 7 пост пает на вход инвертора 14 и с его вы ода на вход формирователя 16 импу ьсов, который выделяет задний фр нт импульса синхронизации и формиру т второй иммпульс синхронизации, поступающий через передатчик 18 на выод 21 синхронизации устройства.20Формула изобретения, Устройство для преобразования последовательного кода в параллельный, содержащее первый формирователь им пульсов, сдвиговый регистр, преобразователь биполярного кода в унипоярный, вход которого является инЬомационным входом устройства, триг" геы, элементы И, элемент ИЛИ, выход нок регистр и генератор импульсов, выкод которого соединен с первым входом первого элемента И, о т л и ч аю щ е е с я тем, что, с целью упрощейия устройства, в него введены ниветоры, клавишный регистр, второй Аомирователь импульсов и передатчики первый выход преобразователя бипоЛярного кода в униполярный соединен с входом данных первого триггера, выход которого соединен с входом Фданных сдвигового регистра, первыйвыход которого соединен с входом данных выходного регистра, выход которого соединен с входом первого передатчика, второй выход преобразователя биполярного кода в униполярныйсоединен со счетным входом первоготриггера, с первым входом элементаИЛИ, с входом первого формирователяимпульсов И, через первый инверторс входом установки второго триггера,выход которого соединен с входом установки сдвигового регистра, второйвыход которого соединен с первым входом второго элемента И, выход которого соединен непосредственно со счетным входом выходного регистра и через второй инвертор с входом второгоФормирователя импульсов, выход которого соединен с входом второго передатчика, выход первого формирователя импульсов соединен с вторым входомпервого элемета И,выход которого соединен со счетным входом второго триггера и с вторым входом элемента ИЛИ,выход которого соединен со счетнымвходом сдвигового регистра, третьивыходы которого соединены непосредственно с первыми входами клавишного регистра и через третий инверторс вторыми входами клавишного регистра, третий вход которого является задающим входом устройства, выходы кла"вишного регистра соединены с входамитретьего элемента И, выход которогосоединен с вторым входом второго элемента И, выходы первого и второго передатчиков являются соответственноинформационным и синхронизирующимвыходами устройства,