Патенты с меткой «кодов»

Номер патента: 767989

Опубликовано: 30.09.1980

Авторы: Головин, Ключко, Кузнецов, Николаев, Попов

МПК: H03M 13/51

Метки: декодирования, кодов, мажоритарного, повторением

...на втором входесумматора 4 сигнал отсутствует.В случае несовпадения сравниваемых элементов возможны два вариан-.. та.Если имеет место несовпадение одноименных элементов первых двухчастей кодограммы, то в информационсный регистр 3 соответствующие элемен"ты третьейчасти записываются безизменения, так как на второй входсумматора 4 сигнал не подается ввидуналичия на запрещающем входе элемента Запрет 5 сигнала запрета, поступающего с выхода управляющего регистра 8.Если в первой паре сравниваемыхчастей произошло совпадение одноименных элементов, то соответствующие элементы третьей части кодограммы изменяютск иа противоположиые,поскольку импульсы несовпадения свыхода сумматора 2 через элемент эапрет 5 беспрепятственно поступаютна другой вход...

Номер патента: 769529

Опубликовано: 07.10.1980

Автор: Случанко

МПК: G06F 5/02

Метки: кодов, табличных

...Информационные входы первого 5 и второго 6дешифраторов связаны с информационными выходами коммутаторов 2 и 3, а информационные выходы - со входами блока элементов И 7, ныход которогосвязан со входом блока управления 4.Вход генератора импульсов 8 связанс выходом блока управления 4, а выход - со счетным входом счетчика 1.Выход переполнения счетчика 1 связанс входом блока управления 4, а егоуправляющий выход - со нходом начальной установки счетчика 1.Преобразователь работает следующим образом,При поступлениИ. преобразуемого кода на первую группу информационныхвходов коммутатора 2 блок управления4 устанавливает счетчик 1 в исходноесостояние, выдает на коммутатор 2 управляющий сигнал, разрешающий поступление входной информации с первойгруппы...

Номер патента: 769541

Опубликовано: 07.10.1980

Авторы: Адамия, Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 7/52

Метки: двоичных, кодов, п-разрядных, последовательных, умножения

...И 20; логические уровни 72, 73 соответственно на выходах сумматоров 16 и 21; логические уровни 74 на выходе элемента И 23; логические уровни 75,на выходе с, мматора 22; логические уровни 76 на единичном выходе Й 5-триггера 25; логические уровни 77,на шине 26 произведения.Устройсвзо работает следующим образом. Подача множимого по шине 5 и множителя по шине 11 на устройство для умножения последовательных и-разрядных двоичных кодов осуществляется с К (и+1)+1 такта по (К+1) (и+1) - 1-й такт, где К=0,1,2 К, а каждый (К+1) (и+1)-й такт является промежуточным между подачами пар множимого и множителя (см. эпюры 29 и 30 на фиг. 2). Снятие произведения с шины 26 осуществляется с К(п+ + 1) + л такта по (К+ 2) (и+ 1) - 3-й такт, а каждый (К+1)...

Номер патента: 779998

Опубликовано: 15.11.1980

Авторы: Борисов, Викторов, Остафин, Романкевич

МПК: G06F 5/02

Метки: кодов

...разряда, умноженногона константу 8 - В)блоком умножения 2, поступающее на входы вычитаемого 10, 11 вычитате;ля 3.Младший разряд результата вычитания с вы.хода 5 .той в строке ячейки 1 через вычита.тель 12 поступает на вход 81;той ячейки 1следующей строки с выхода 5 ячейки 1 первойстроки, через элемент ИЛИ 19 на вход 8 первойячейки 1 второй строки.Старший разряд этого результата с выхода4 -той в строке ячейки 1 поступает на вход 9Н.1 ой ячейки 1 той же строки, с выхода 4ячейки 1 первой строки через элемент ИЛИ37 на вход 8 второй ячейки 1 второй строки,с выхода 4 последней в строке ячейки 1 навход 8 последней ячейки нижней строки черезвычитатель 12.За такт работы схемы код преобразуемогочисла в системе счисления появляется на...

Номер патента: 780003

Опубликовано: 15.11.1980

Авторы: Губка, Дергачев, Лысенко, Попов

МПК: G06F 7/04

Метки: кодов, сравнения, схема

...вычислять значение функции Г на наборех х;х, и сложить по модулю два со значением исходной функциина рассматриваемом наборе,Значения исходной функции навсех двоичных набораХ, входных переменнык (таблица истннностн 1 Функции)подаются на входы 1.На входы 2 подается о разрядныйдвоичный код, несущий информацию о.том, по каким переменным вычнсляется булевая разность. Если она вычисляется но переменной х 4, то в 1-иразряде двоичного кода будет 1 ф,во-всех остальных разрядах " Оф.Например, для в=3 при вычислениибулевой разности по пвремеииой хдвоичный код имеет вид 100.Счетчик 3 Формирует последоватьность .двоичных наборов (двоичныхслов). Для каждого набора произво-дится определение значения иСходной функции на данном наборе (иа...

Номер патента: 780011

Опубликовано: 15.11.1980

Авторы: Бородаев, Трудов, Чернаков

МПК: G06F 17/27

Метки: кодов, одного, преобразования, языка

...разряда12 регистра 7 выдачи, Едичный сигнал с выхода элемента И 11 поступает на входы элементов И первой группы 3 и разрешает прием входного слова с входов 13 устройства через элементы И первой группы 3 и группуэлементов ИЛИ 2 в регистр 1 приема,Выходные сигналы регистра приема 1поступают на дешифратор 5, на одномиз выходов которого в соответствиис кодом на регистре 1 приема формируется единичный сигнал. Единичныйсигнал с выхода дешифратора 5 поступает в блок о памяти и осуществляет считывание первого слова очередной эквивалентной последовательности в регистр 7 выдачи. При этом одновременно осуществляется считывание. содержимого, дополнительных разрядов 14 и 15 избранной ячейки вдополнительные разряды 9 и 12 регистра 7 выдачи,...

Номер патента: 780194

Опубликовано: 15.11.1980

Автор: Гусев

МПК: H03M 13/15

Метки: двоичных, дешифратор, кодов, последовательных

...- со входами второго логического элемента ИЛИ 4, 26счетчик импульсов 5, первый и второйвходы которого соединены соответственно со входами одних логическихэлементов И 6 -б и других логических элементов И 7 -7 и дополнительные логические элементы ИЛИ 8-8 м.Предложенный дешифратор работаетследующим образом,Если в принимаемой кодовой комбинации содержится число символов стирания, не равное мок =дмнн 119дешифратор работает также, как и известный дешифратор-прототип, так каксигналы на его выходных цепях будутопределяться. выходными. сигналами ячеек основного регистра сдвига 1 ,по- .33ступающими на входы логических элементов И 7 -7 м, которые открыты по нторым входам сигналом с первого выходасчетчика импульсон 5. Сигнал на первом...

Номер патента: 785994

Опубликовано: 07.12.1980

Авторы: Бесценный, Каплин, Орлов

МПК: H03M 13/03

Метки: декодирования, избыточных, кодов

...тактовых. Эти импульсы подаются на вход анапизвторв 8 кода и на эпемент И 5, с выхода которого кодовые по сынки в виде "1 и "Оф записываются восновной накопитель 6. При записи в основном накопителе 6 кодовой комбинациицикпового фвзирования дешифратор 4 формирует сигнал сброса распредепитепя 3 висходное состояние йо времени, точно соответствуюшему поспеднему такту кодовойкомбинации.Пярвппепьно с фвзированием по тактуи циклу внапизатором 8 кода производится проверка поступаюших кодовых комбинаций на соответствие закону кодирования,В результате проверки образуется синдромошибки, который при каждой проверке де 4 фпреобразуется янвпнзятором Я кода путем поэпементного сложения нопученного синдрома с преобрязукяпим попиномом в соответствии с...

Номер патента: 788413

Опубликовано: 15.12.1980

Автор: Хомич

МПК: H04L 7/08

Метки: кодов, корректирующих, синхронизации, цикловой

...которая соответствует наиболее вероятной структуре ошибочных знаков.При несовпадении результатов проверкив блоке 10 сравнения дешифратор 4 фор омирует запрещающий импульс на элементНЕТ 7, что приводит к исключению одноготактового импульса, поступающего с генератора 9 на делитель 8 частоты, т. е, сдвигу цикловой фазы декодера 6 корректирующего кода и информации в накопителе 213и регистре 12 сдвига на один двоичныйзнак.Блок 13, подключенный к блоку 3, наоснове синдрома ошибок вырабатывает сигналы, соответствующие предполагаемой 20структуре корректируемых ошибок в коде.Эти сигналы, как и сигналы с соответствующих выходов регистра 12 сдвига, поступаютна дискриминатор 14.Дискриминатор 14 производит сопоставление ошибок знаков и...

Номер патента: 792605

Опубликовано: 30.12.1980

Авторы: Новиков, Потапенко

МПК: H04L 3/04

Метки: кодов

...слово, соответствуюшее значности поступившей кодовой комбинации.Это кодовое слово поступает на умножи.2 н служит в качестве маски для выдедействительной кодовой комбинации из регистра символов 1. Дешифратор 7,формирует кодовое слово, характеризующее пожение зоны требуемого кодового алфавита792605 4блока. памяти 5 в качестве декодирующей матрицы позволяет осуществлять смену кодов впроцессе эксплуатации. ираж 729 Подписное ИИПИ Заказ 9622 иал ППП "Патент", г. Ужгород, ул. ая, 4 3в блоке памяти 5. По накоплении кодовойкомбинации в регистре символов 1 осуществляется умножение в умножителе 2 пришед.шей кодовой комбинации на константу, характеризующую размерность элементов в кодовых алфавитах, размещенных в блоке памяти 5, Пол 1/ченный...

Номер патента: 794626

Опубликовано: 07.01.1981

Авторы: Любомудров, Попов

МПК: G06F 1/02

Метки: генератор, кодов

...регистра, обеспечивающего выбор строк.Регистры 2 предназначены для последовательного опроса ячеек матриц, который сводится к последовательному выбору элементов И 7 по двум координатам.Регистры 2 имеют соответственно но р и О выходов, которые подключаются к ко. ординатным шинам матрицы. Регистр 2, имеющий р выходов производит выбор элементов И 7 матрицы по строкам, а ре. гистр 2, имеющий д выходов, производит выбор элементов И матрицы но столбцам. Вход сдвига регистра 2, производящего выбор строк, подключен к (1, + 1)-му выходу матрицы, а вход сдвига второго регистра 2 подключен к шине управления 4. Входы установки регистров 2 в исходное состояние подключены к шине управления 3.Работает генератор следующим образом.По шине 3 подастся...

Номер патента: 796843

Опубликовано: 15.01.1981

Авторы: Грудинина, Климович, Стеклова

МПК: G06F 7/38

Метки: возведения, квадратчисло-импульсных, кодов

...1 п-разрядного счетчика 2. После первого импульса и-разрядный счетчик 1 устанавливается в исходное состояние, а в п-разрядный счетчик 2 записывается квадрат единицы. После второго импульса в и- разрядный счетчик 1 записывается единица, а в п-разрядный счетчик 2 добавляется единица, в результате в нем записано число два. Задержанный 30 импульс с третьего выхода линии зацержки 3 поступает на вторые входы элементов И 5 группы. Информация с выхода первого триггера и-разрядного счетчика 1 переписывается во второй 35 разряд )п-разрядного счетчика 2 результата, Второй разряд 1 п-разрядного счетчика 2 устанавливается в исходное состояние, при этом вырабатывается импульс переноса, поступающий 4 О на вход управляющего триггера 7 с раз дельными...

Номер патента: 798810

Опубликовано: 23.01.1981

Авторы: Карачун, Михайлецкий, Романкевич, Соловей

МПК: G06F 7/02

Метки: весов, кодов, сравнения

...ИЛИ 8 на вход 1+1 разряда регистра. Если в (1+1) -ом разряде двоичного числа оказывается код 0, то сигнал через элемент запрета 7 и элемент ИЛИ 8 следующего (1+1) -го поразрядного узла сравнения поступает на вход (1+2)-го разряда регистра. Распространение сигнала записи единицы происходить до того разряда регистра 1 сдвига, на выходе которого элемент запрета 7 поразрядного узла сравнения оказывается закрытым единичным сигналом, поступающим по информационному входу 21+, при этом во все эти разряды записывается код единицы за один такт. В следующем такте код единицы с выхода регистра 1 сдвига через открытый единичным сигналом элемент И 6 в (1+1)-ом разряде и элемент ИЛИ 8 запишется в следующий разряд 1 регистра, или в зависимости от...

Номер патента: 799135

Опубликовано: 23.01.1981

Авторы: Андрущенко, Глушков, Журавель, Ключко, Попов

МПК: H03M 13/43

Метки: tpex-kpathom, двоичных, деко-дирования, дублировании, кодов, мажоритарного, сообщений

...Входной сигнал представляетсобой трехкратно повторенную двоичнуюпоследовательность. Перед приемом кодограммы все разряды информационного.регистра 4 и вспомогательного регистра 5 находятся в исходном состоянии.Работа устройства происходит следующим образом.Первая часть кодограммы через управляемый вентиль 1 поступает в информационный регистр 4. Во время приемавторой части кодограммы открываетсяуправляемый .вентиль 2, через которыйона поступает на вход элемента И 6,на второй вход которого поступает первая часть коцограммы с выхода информационного регистра 4. Результат логического перемножения во время приемавторой части кодограммы поступает навспомогательный регистр 5. При этомпервая и вторая части кодограммы сравниваются на...

Номер патента: 807496

Опубликовано: 23.02.1981

Авторы: Антонов, Гальпер

МПК: H04L 3/02

Метки: вре-мя-импульсных, декодирования, кодов

...3. Одновременно данный "номер" поступает на вход, формирователя 8 номеров кодового интервала, которое подготавливает для будущей записи следующий номер кодового интервала.Сумматор 6 представляет собой замкнутое (подобно счетчику) устройство, на. выходе которого не может появиться число большее, чем максимальный кодовый интервал в декодируемом время-импульсном коде.Блок 4 сравнения сравнивает два числа: число с выхода сумматора 6 и постоянно меняющееся число на вы.ходе счетчика 2. Когда два числа сравняются, на выходе блока 4 сравнения врабатывается сигнал, по которому на выходе Формирователя 8 по-. является следующий по порядку номер кодового интервала. Если в этот мо-мент приходит очередной импульс кодовой последовательности, то в...

Номер патента: 809131

Опубликовано: 28.02.1981

Авторы: Лихтциндер, Орлович, Смирнов, Стахов, Сторожук

МПК: G06F 1/02

Метки: генератор, кодов, случайных

...счетчика - ко второму входу элемента ИЛИ, выход которого является выходом генератора случайных кодов.Функциональная схема генератора случайных кодов представлена на чертеже.Он содержит генератор 1 случайных импульсов, линию 2 задержки, триггер 3, элемент И 4, триггер 5, элемент И 6, шину 7 синхронизации, элемент НЕ Ь, счетчик 9 элемент ИЛИ 10, выходную шину 11.Генератор случайных кодов работает следующим образом,Импульсы синхронизации с шины 7 устанавливают триггер 3 в состояние 1. Тем самым открывается элемент И 4, и случайные импульсы с выхода генератора 1 поступают на единичный вход триггера 5. Установка триггера 3 в состояние О осуществляется задержанными случайными импульсами. В результате импульсы, приходящие с выхода генератора...

Номер патента: 809175

Опубликовано: 28.02.1981

Авторы: Бойчев, Корнейчук, Смольникова, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: кодов

...обрабатсинаемых слов.11 иболее близким по технической сущнсэсти к ирсдлагамоэму является постоянное запоминающее устройство для воспроизведения сложных функций, содержащее входной регистр, блок постоянной памяти, два вьхсэдных регистра и сумматор 12.11 достаткми этого устройства являются.больщие аппаратурные затраты и неноз. можность вычислять более одной функции.Цель изобретения - упрощение преобразователя.Поставленная цель достигается тем, что в преобразователь колон, содержащий первый блок постоянной памяти, первый сум ------ тг .г, ольникова,.9. Г Тарасенко" анко:., 1,".: "(5)) Ио, 4(ЩЩЯ 31 К) .1, С )с- .К 4 Р Ьгнк е Ф 11 лу и нный ряд определяется коффц 13(.Н 3( М 1О(с -" (Р3 Г(; СО,Лтпфк" 9АсАоцк),ЗЖ,с 1 С,КцЯ 15 10 рог 0 ОЛОКс...

Номер патента: 813408

Опубликовано: 15.03.1981

Авторы: Зайцев, Червяков

МПК: G06F 5/02

Метки: двоичныйпозиционный, классов, код, кодов, системыостаточных

...получения кода системы остаточных классов, представленного в однопозиционном коде. Если во входном регистре информация представляется в одно- позиционном коде, то необходимость в дешифраторах отпадает. Преобразователь 3 служит для преобразования чисел А, представленных в системе остаточных классов в полиадический код: А = а + а Р + а 5 Р 5 Р.Преобразователь может быть реализован на логических элементах И, ИЛИ. Преобразование осуществляется за один такт.При поступлении первого тактового импульса по входу 11 значение коэффициента а 4 поступает на вход элемента 9 задержП 30 35 40 45 ки, реализованного на элементе ИЛИ. При поступлении второго тактового импульса по входу 12 формируется произведение а Р и результат подается на вход...

Номер патента: 813415

Опубликовано: 15.03.1981

Автор: Мымриков

МПК: G06F 7/50

Метки: вы-читания, двоично-десятичных, кодов, суммирования

...2, возникающего на выходе перекоса двоиччого сумматора б, а другой вход соединен с выходом элемента И 16, который при одинаковых знаках слагаемых вырабатывае признак сумма больше 9, для чего его первый вход соединен с шиной 18 соотношения знаков слагаемых, второй вход соединен с выходом суммы двоичного сумматора 6, на котором осуществляется сложение четвертых (старших) разрядов тетрад слагаемых. третий вход элемента И 16 соединен с выходом элемента ИЛИ 3, входы которого соединены с выходами двоичных сумматоров 4 и 5, складываюгцих соответственно вторые и третьи разряды тетрад слагаемых. Выходэлемента ИЛИ 14 соединен со входами полусумматора 8 и сумматора 10, на другие входы которых поступают соответственно второй и третий разряды...

Номер патента: 834693

Опубликовано: 30.05.1981

Авторы: Беспалов, Будовский

МПК: G06F 5/00

Метки: кодов

...и второй элемент задержки 21. Первый и второй вкоды счетчика 18 являются соответственно первым 20и вторым входами распределителя сигналов 12. Второй вход счетчика 18 соединен с первыми входами третьего 19 ичетвертого 20 триггеров. Выход счетчика18 подключен к второму входу третьего 25триггера 19, выход которого соединен свходом второго элемента задержки 21, выход которого подключен к второму входучетвертого триггера 20. Выходы счетчика 18, четвертого триггера 20 и второго30элемента задержки 21 являются соответственно третьим, вторым и первым выходами распределителя сигналов 12,Преобразователь кодов работает следующим образом.Информация, препставленная в пвоичном коде, с выхопа датчика кодов 1 поступает на первый вход коммутатора...

Номер патента: 840877

Опубликовано: 23.06.1981

Авторы: Друз, Савин, Солнцев

МПК: G06F 5/00

Метки: кодов, параллельные, последовательныхмногорегистровых, преобразования, сконтролем

...поступают кодовые комбинации ГОСТ 13052-74, которые соответствуют русским, цифровым, латинским или служебным символам и характеризуются постоянными значениями шестого и седьмого разрядов кода, Значения этих разрядов используются в качестве регистровых признаков входных символов. Дешифратор 1 ана лизирует первые пять разрядов кодовой комбинации, определяющих символ, вырабатывает сигналы управления шифратором 2 и выдает сигнал наличия информации через элемент ИЛИ 12 на суммирующий вход счетчика 11, при этом содержимое счетчика увеличивается на единицу. Одновременно значения шестого и седьмого разрядов входного кода поступают на первые входы блока. 4 сравнения и на входы регистра 3, однако в регистр 3 не заносятся ввиду отсутствия...

Номер патента: 840885

Опубликовано: 23.06.1981

Автор: Кочергин

МПК: G06F 7/04

Метки: кодов, сравнения

...к-го узла сравнения. Вхоцная шина сигнала9 кода В соединена с десятым (р-ым)входом элемента ИЛИ 25. Вторые входы элементов И 16-24 подключены соответственно к входным шинам 28 сигналов1-1 Хкода А К .Входные шины 5 сигналов 1 - 9 соединены соответственно с первыми входами элементов И 27-35, вторые входы которых соединены соответственно со входными шинами 4 сигналов 1-1 Х кода А). Выходы элементов И 27-35 соединены с входамиэлемента ИЛИ 36, выход которого подключен к первому входу элемента ИЛИ37, второй вход которого соединен с входной шиной 2 сигнала переноса УКк-го Узла 1 сРавйениЯ. ВыхоД элемента ИЛИ 37 соединен со вторым входом элемента И 26,На выходе к-го узла 1 сравнения формируется сигнал по следующему логическому закону:У =0 Л...

Номер патента: 840891

Опубликовано: 23.06.1981

Авторы: Козак, Лужецкий, Оводенко, Соляниченко, Стахов

МПК: G06F 7/49

Метки: кодов, параллельный, сумматор, фибоначчи

...первого регист.ра 1 к минимальной форме с учетомсодержимого второго регистра 3, Условие свертки для 1-го разряда первого регистра 1 " наличие нуля в нем,единицы в (1-1) и (1-2)-м разрядахпервого регистра 1 и нуля в 1-м разряде. второго регистра 3. Если в 1-м разряде второго регистра 3 находится единица, а в 1;м разряде первого регистра 1 - нуль, посредством блока элементов И 4, происходит перезапись единицы из 1-го разряда второго ре-. гистра 3 в 1-й разряд первого регистра 1. При этом 1-й разряд второгорегистра 3 устанавливается в нуль.Процессы приведения к минимальнойформе содержимого первого регистра 1 и перезапись единиц из разрядов второго регистра 3 в соответствующие разряды первого регистра 1 продолжаютсядо тех пор, пока...

Номер патента: 841062

Опубликовано: 23.06.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающем, исправленияошибок, кодов, корректирующих, обнаружения, спомощью, устройстве

...содержит накопитель 1, регистр 2, блок 3 декодирования, выход которого является выходом 4 устройства, регистр 5, блок 6 определения отказавших разрядов, схему 7 сравнения, блок 8 коррекции.Устройство работает следуюгцим образом.Пусть для хранения и передачи информации используется корректирующий код с постоянной мощностью, равной 1,т. е. код, исправляющий от 1 до 1 ошибок включительно. При считывании кодового слова с накопителя 1 на регистр 2 производят его декодирование в блоке 3 декодирования. При декодировании определяют значения контрольных разрядов, опрос которых показывает, в каких именно разрядах имеются ошибки. Если опрос контрольных разрядов покажет отсутствие ошибок, то кодовое слово считают безошибочным и выдают на выход 4,...

Номер патента: 843223

Опубликовано: 30.06.1981

Авторы: Глебов, Шестунин

МПК: H03M 13/21, H03M 13/33

Метки: высокойплотности, кодер, кодов, совместимых

...и т.д. разряды. Припоступлении на вход запрещенногочисла нулей (в данной схеме запрещенычислом нулей подряд три) на выходевторого регистра появляется единица,которая воздействует на управляющиевходы первого и третьего регистров1 и 7, переводя их в режим записи спараллельных входов, Единица на управляющем входе второго регистра 6 такжепереводит его в режим записи с параллельных входов, т.е. переводит его висходное состояние. При появлении единицы на выходе второго регистра 6следующим тактом происходит ее записьв нулевой разряд и цикл повторяется.Для реализации кода СКВПво второмрегистре 6 обратная связь берется свыхода второго разряда с тем, чтобык четвертому информационному нулюединица снова была в нулевом разрядедля повторения...

Номер патента: 849203

Опубликовано: 23.07.1981

Авторы: Хуршудян, Чигарьков

МПК: G06F 7/04

Метки: кодов, сравнения

...шифратора 1, а к каждому из оставшихся (21 и)=7 информационным входам мультиплексоров 2 и 3 подключены две группы логических элементов 4 и 5 И так, что, один из сигнальных выходов последнего (седьмого) в каждой из этих групп логических элементов 4 и 5 И подключен к источнику 6 постоянного уровня логической "1"., Остальные сигнальные входы первой группы логических элементов 4 И в линейном. порядке подключены к (2 -1)7 выходным клемФмам задатчика 7 нижней границы кодовой комбинации, а к (2-1)=7 выходным клеммам задатчика 8 верхнейграницы кодовой комбинации подключеныостальные сигнальные входы логических элементов 5 И. Выход мультиплексора 2 связан с сигнальным входомэлемента 9 запрета, к входу запретакоторого подключен выход...

Номер патента: 849522

Опубликовано: 23.07.1981

Автор: Самбур

МПК: H04L 7/08

Метки: адресных, кодов, приема, синхронизации, цикловпередачи

...3 обеспечивает выдачу на з 5выход устройства только одного сигнала, генерация которого вызываетсяфронтом первого сигнала, поступающего от первого блока 6 задержкиили от первого блока 2. Сигнал с 40выхода второго блока 3 переводит егои первый блок 2 в неактивное состояние, а также подается на цепь, сос-.тоящую из второго и третьего блоков7 и 8 задержки, блока 11, четвертогоблока 9 задержки, третьего блока 4.Цепь указанных эЛементов обеспечивает выдачу сигналов на выход устройства для синхронизации моментов сравнения разрядов адресных кодов, а та%- 50же для выработки сигналов приведенияв активное состояние первого и третьего блоков 2 и 4 при положительномрезультате сравнения разрядов адрес. ных кбдов. Для синхронизации моментов 55передачи...

Номер патента: 862140

Опубликовано: 07.09.1981

Автор: Цупрев

МПК: G06F 7/49

Метки: алгебраического, кодов, комплексных, сложения, целых, чисел

...1 и 2 предназначены дляприема и хранения кодов операндовперед выполнением операцйй сложенияили вычитания,Блоки 7-9 элементов,Ии блок 10элементов ИЛИ предназначены для пере.дачи операндов на сумматор 11,Сумматор 11 в системе счисленияс основанием р -1+ предназначендля суммирования кодов.Элементы 4-7 задержки предназначены для организации вычислительного процесса.Устройство работает следующим образом.После приема операндов в регистры 1 и 2 подается сигнал на вход 12(если необходимо выполнить операциюсложения) или на вход 13 (если необходимо вычесть,из первого операндавторой). Онерация сложения 6 устройстве выполняется так же, как и впрототипе.При выполнении операции вычитания сигнал подается на вход 13. Поэтому сигналу на сумматор 11 в...

Номер патента: 869030

Опубликовано: 30.09.1981

Автор: Федоров

МПК: H03K 13/24

Метки: кодов

...В пирамидальнойматрице 26 первый и последний входы 35непосредственно соединены соответственно с первым и последним выходами матрицы 26, а другие входы попарно подключены ко входам ячеек 22и 23 первого столбца; при этом пер Овый выход ячейки 22 и второй выходячейки 23 соединены с одноименнымивыходами матрицы 26, а второй выходячейки 22 и первый выход ячейки 23подключены ко входам ячейки 24, выходы которой соединены с одноименными выходами пирамидальной матрицы 26,На фиг, 2 представлена принципиальная схема ячеек. Каждая из ячеек содержит элемент ИЛИ 27 и.элемент И 28, входы которых соединенысо входами ячейки, выход элементаИЛИ 27 подключен к первому выходу29 ячейки, а выход элемента И 28ко второму выходу 30 ячейки55Функционирование...

Номер патента: 875384

Опубликовано: 23.10.1981

Авторы: Горожин, Лукашевич, Романкевич, Узунов

МПК: G06F 11/10

Метки: кодов

...появится комбинация 00. Контролируемое слово подается на информационные входы устройства. В случае кода Бергера информационная часть слова записывается в сдвиговый регистр 1, а контрольная часть слова - в запоминающий регистр 3, В случае резонансного кода контролируемое слово записывается в сдвиговый регистр 1, а в запоминающий регистр 3 производится запись веса т данного кода. При этом состояние сдвигового регистра 1 изменяется относительно исходного состояния, и на выход первого элемента ИЛИ 5 поступает единичный сигнал. Затем по сигналам, подаваемым на управляющий вход сдвигового регистра производится последовательный сдвиг информации, записанной в сдвиговом регистре 1. В процессе сдвига информации на выходе сдвигового регистра...