Устройство синхронизации цикловпередачи и приема адресных кодов

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспубпиибликовано 23. 07. 8 ллетень М 27 ДК 621.394.662 (088.8) 7.8 Дата опубликования описани 72) Автор изобретени И. Самбу ф7,) Заявит 54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ЦИКЛОВ ПЕРЕДАЧИ И ПРИЕМА АДРЕСНЫХ КОДОВ осится к синхртвам многоканал Изобретение от низирующим устрой систем передачи с ным уплотнением и ся для децентрали ции работы источи телекодовой инфор рованных системах емен вать асинхронным в может использованной синхр низаелей ков и потре и в автоматизи равления 10 строиства невысока вестно Известно устройство синхронизациициклов передачи и приема. адресныхкодов, содержащее блок обнаружениясигнала, выход которого подключенк информационному входу первого блокавыделения сигнала и через анализаторсостояния незанятого канала к первомууправляющему входу первого блокавыделения сигнала и входу первогоблока задержки и последовательносоединенные второй и третий блокизадержки, а также четвертый блокзадержки 11Однако точность синхронизации изЦель изобретения - повышение точности синхронизации.Для этого в известное устройствовведены последовательно соединенныетриггер и блок совпадения, а также 5второй и третий блоки выделениясигнала, к первым информационным входам которых подключен выход первогоблока выделения сигнала., к первомууправляющему входу которого, первомууправляющему входу третьего блокавыделения сигнала, входу четвертогоблока задержки и нулевому входу триггера подключен выход блока совпадения, а к первому управляющему входувторого блока выделения сигнала подключен выход анализатора состояниянезанятого канала, при этом выходыпервого и четвертого блоков задержкиподключены соответственно к вторыминформационным входам второго и третьего блоков выделения сигнала, объединенные выходы которых подключенык вторым управляющим входам первого,.3 84952второго и третьего блоков выделениясигнала и является первым выходомустройства, а также ко входу второгоблока задержки, выход которого подключен к входу третьего элемента эа 5держки и является вторым выходом устройства,На чертеже представлена структур -ная электрическая схема предлагаемого устройства.10Устройство синхронизации цикловпередачи и приема адресных кодов содержит блок 1 обнаружения сигнала,первый, второй и третий блоки 2,3,4 выделения сигнала, анализатор 5 15состояния незанятого ка;,ула, первый,второй, третий и четвертый блоки 6,7,8,9, задержки, триггер 1 О и блок11 совпадения.Устройство работает следующим образом.Блок 1 формирует выходной импульсвсякий раз, когда в канале появляются сигналы "О" или "1". Этот импульспереводит в исходное состояние аналиэатор 5 и поступает на информационный вход первого блока 2, находящегося в неактивном состоянии. Послеокончания очередного сеанса обменаанализатор 5 формирует сигнал "Пауза" з 0который переводит первый и второйблоки 2 и 3 в активное состояниеи поступает на первый блок 6 задержки, обеспечивающий задержку сигнала.Второй блок 3 обеспечивает выдачу на з 5выход устройства только одного сигнала, генерация которого вызываетсяфронтом первого сигнала, поступающего от первого блока 6 задержкиили от первого блока 2. Сигнал с 40выхода второго блока 3 переводит егои первый блок 2 в неактивное состояние, а также подается на цепь, сос-.тоящую из второго и третьего блоков7 и 8 задержки, блока 11, четвертогоблока 9 задержки, третьего блока 4.Цепь указанных эЛементов обеспечивает выдачу сигналов на выход устройства для синхронизации моментов сравнения разрядов адресных кодов, а та%- 50же для выработки сигналов приведенияв активное состояние первого и третьего блоков 2 и 4 при положительномрезультате сравнения разрядов адрес. ных кбдов. Для синхронизации моментов 55передачи в канал сигналов следующегоразряда адресного кода третий блок4 обеспечивает выдачу на выход уст 2 4ройства только одного сигнала, генерация которого вызывается фронтом первого сигнапа, поступающего от четвертого блока 9 задержки или от первого блока 2, Сигнал с выхода третьего блока 4 переводит его и первый блок 2 в неактивное состояние и подается на вход второго блока 7 задержки, чем обеспечивается начало следующего цикла синхронизации. Второй и третий блоки 3 и 4 обеспечивают необходимую блокировку цепей выработки сигналов синхронизации моментов передачи в канал разрядов адресного кода.Блок 11 и триггер 1 О обеспечивает приведение устройства в исходное состояние - ожидание освобождения канала при отрицательном результате сравнения разрядов адресных кодов или при выдаче всех разрядов адресного кода в канал.Таким образом, использование предлагаемого устройства полностью устраняет сбои в работе, приводящие к сдвигу циклов синхронизации и потере устойчивости.1 Формула изобретенияУстройство синхронизации циклов передачи и приема адресных кодов, содержащее блок обнаружения сигнала, выход которого подключен к информационному входу первого блока выделения сигнала и через анализатор состояния незанятого канала к первому управляющему входу первого блока выделения сигнала и входу первого блока задержки и последовательно соединенные второй и третий блоки задержки, а также четвертый блок задержки, о т л и ч а ю щ е е с я тем, что, с целью повьипения точности синхронизации, введены последовательно соединенные триггер и блок совпадения, а также второй и третий блоки выделения сигнала,к первым информационным входам которых подключен выход первого блока выделения сигнала,.к первому управляющему входу которого, первому управляющему входу третьего блока выделения сигнала, входу .четвертого блока задержки и нулевому входу триггера подключен выход блока совпадения, а к первому управляющему входу второго блока вы5 849522 6 деления сигнала подключен выход ана- входу второго блока задержки, выход лизатора состояния незанятого канала, которого подключен к входу третьего при этом выходы первого и четвертого элемента задержки и является вторым блоков задержки подключены соответст- выходом устройства. венно к вторым информационным входам .Источники. информации, второго и третьего блоков выделения принятые во внимание при экспертизе сигнала, объедийенные выходы которых 1. Пучков В.В, Синхронизация в подключены к вторым управляющим вхо- системах обмена данными с децентрадам первого, второго и третьего бло- лизованным приоритетным управлением.- ков выделения сигнала и является пер о "Автоматика и телемеханика", 1973, 911, вым выходом устройства, а также ко с.160-162 (прототип),Составитель Е. Любимова едактор М. Ликович Техред С.Мигунова Корректор Г. Решетник каз 6120 79 Тираж 698, Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений н открытий 113035, Москва, Ж, Раушская наб., д. 4/5 ПП "Патент", г. Ужгородектна