Патенты с меткой «кодов»

Номер патента: 1547071

Опубликовано: 28.02.1990

Авторы: Борисенко, Мирошниченко, Соловей

МПК: G06F 15/00, H03M 7/04

Метки: кодов

...С выхода регистра 1 текущей выборки на первый входсумматора 7 и на второй вход блока 8поступает число 3, а с выхода Формирователя 5 на второй вход сумматора 7и первый вход блока 8 - число 1. Приэтом блок 8 выдает на первый входблока 6 синхронизации, т,е, на инФормационный вход триггера 20, сигнал"Больше или равно (3)1).Отрицательный Фронт синхросигналапо входу 12 преобразователя записывает сигнал Больше или равно" в 71 6триггер 20 и открывает элемент ИЛИИ Е 21, Таким об раз ом, сиги ал с инверсного выхода триггера 20 поступает на третий (управляющий) вход сум-.и иматора 7 в виде команды Вычитаниет.е, на выходе сумматора 7 имеетсяразность двоичного кода числа 3 спервого входа и числа 1 с второговхода, т,е, 3-1=2. Одновременно этотсигнал...

Номер патента: 1547075

Опубликовано: 28.02.1990

Автор: Друз

МПК: H03M 7/40

Метки: кодов

...8 закрывает коммутатор 19 и элемент И 4 и непосредственно сигналом со своего прямого вьхода открывает коммутатор 18, При этом на адресные входы блока 20 подаются сигналы с выхода дешифратора 14, соответствующие требуемому регистровому признаку. В блоке 20 памяти по адресам А 2, задаваемым дешифратором 14 через коммута тор 18, прожигаются пятиэлементные коды МТК трех регистровых признаков: русский, латинский, цифра. Третий импульс распределителя 17 через элемент И 5 подается на считьваюпщй(управляющий) вход бпока 20 памяти, с выходов которого выдается код соответствующего регистрового признака в МТК. Четвертый импульс распределителя 17 разрешает запись сигналов с выходов дешифратора 4 через элемент И 43- 45 в триггеры 40-42 блока 21,...

Номер патента: 1547079

Опубликовано: 28.02.1990

Авторы: Авалян, Красиков, Ткаченко

МПК: H03M 13/03

Метки: амплитудной, кодов, коррекции

...элементарного сигнала "О" или "1".Устройство работает следующим образом,При приеме кодовой комбинации ко-,Рда со структурной избыточностью приемный аналого"цифровой преобразовательчерез группу информационных входов 3записывает уровень каждой элементарной посылки кода "О" нли "1" в соот 40ветствующий счетчик. На выходе каждого из счетчиков 2,12.п присутствует единичный потенциал, если егосодержание больше какой-либо постоянной, Для данного метода постоянная д 5берется достаточно большой, соответствующей максимальному порогу приема.После записи уровней элементарныхпосыпок на вход 5 подается единичныйпотенциал, В случае, если блок 9 контОроля вьщает ошибку, т.е. на его прямом выходе единица, то элемент И 4 вьщает импульс с входа Ь...

Номер патента: 1548782

Опубликовано: 07.03.1990

Автор: Зубков

МПК: G06F 7/04

Метки: кодов, сравнения

...комбинация преобразуется из последовательного кода в паралДельный, В формирователе 4 импульсов каждая входная Н-значная комбинация преОбразуется в выходной единичный импульсный сигнал, В счетчике 5 осущестВляется подсчет количества выходныхгмпульсных сигналов. формирователя 4,Каждой выхоцной двоичной комбина 1 ии преобразователя 1 дешифратор 2Ставит в соответствие двичный единичгьгй сигнал на определенном выходетот сигнал изменяет состояние соответствующего триггера 3 (исходноесостояние триггеров 3 - нулевое), ПоМере поступления на вход устройстваН-эначных двоичных кодовых комбинацийосуществляется подсчет их числа в счетчике 5 и изменяется состояние соответствующих триггеров 3. После того, какна вход устройства поступит последняя...

Номер патента: 1548846

Опубликовано: 07.03.1990

Авторы: Гузик, Золотовский, Коробков

МПК: H03M 5/00, H03M 7/00

Метки: кодов

...для использования в цифровых вычислительных машинах различного назначения.Цель изобретения - повышениебыстродействия преобразователя,На чертеже представлена функциональная схема преобразователя кодов.Преобразователь содержит входы 1,элементы И 2.1-2.4, элементы ИЛИ3.1-3.3, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ4.1-4.4 и выходы 5.Преобразователь, кодов работаетследующим образом,На Входы х, х, х, Х,1 х,хподается преобразуемый код, Младшийзначащий разряд х и знаковый разряд х проходят на выходы устройства у удне меняясь, Массив путейи первая значащая единица в младшихразрядах проходя через устройствоне меняясь. Все остальные значащиеразряды инвертируются.Таким образом, данным преобразователем кодов реализуется преобразование видах, х ъ 0пн2 - хх (...

Номер патента: 1550626

Опубликовано: 15.03.1990

Авторы: Красиков, Ткаченко

МПК: H03M 13/03

Метки: кодов, коррекции

...увеличение состояния счетников 2.1-2.п Ло твк пор, пока Блок9 контроля не прекратит выдачу ошибки типа (1 - О), при этом каждыйследующий импульс, прошедший элементИ 4,1 и элемент ИЛИ 4,4 будет сбрасывать регистр 1 в исходное состояние. При выдаче ошибки (0 1) устройство раЬотает аналогично, только приэтом происходит уменьшение содержимого счетчиков 2.1"2.п посредством цели через элемент И 4,2,При одновременной выдаче ошиЬок(О -1) и (1- 0) комЬинация кода неисправима и подлежит дальнейшей обраЬотке или стиранию,После того, как блок 9 контролявыда ет на обоих выхода х (0 - 1) и(1- 0) нулевые потенциалы, элементыИ 4.1 и 4,2 закрываются и кодовая комбинация считывается с регистра 1 че"рез выход 8.Устройство может использоваться...

Номер патента: 1552380

Опубликовано: 23.03.1990

Авторы: Матюшенко, Палашевский, Щербаков

МПК: H03M 7/30

Метки: кодов

...10) - выполнение операции суммирования в сумматоре 2,после чего блок 4 управления анали"- зирует сигнал Р - конец суммирования.Если Р 1=0 (процесс суммирования незакончен), блок 4 управления повторно вырабатывает сигналы Ч 2=1, С 2=0 И(вершина 10), Если Р=1, блок 4 управления осуществляет сдвиг в регистрах1, 2, 15 по сигналам Ч 1=1, С 1=0 И(вершина 12). Преобразование осуществляется до тех пор, пока сигнал Рне станет равным нулю - проанализированы все значащие разряды аргумента (вершина 6).Блок 7 маскирования работает следующим образом (Фиг.2).52380 разователя 19 унитарного кода в единичный код в кодовых эквивалентах снечетным порядковым номером в таблице накладывается на логическую еди 50 ницу, имеющуюся в соответствующем разряде...

Номер патента: 1552382

Опубликовано: 23.03.1990

Авторы: Ключко, Красиков, Николаев, Петухов, Ткаченко, Шпагин

МПК: H03M 13/53

Метки: кодов

...ЛЛа, ) чЧ (а к,+ Л а к, Ла к, 56-1 Л Лак +)Ч (2) Ч(а Ла ., Лла,лаи) а Хсис =Х Ч (а +, Л а+ Л л аЛЛа+, ) ЛЛ (аь+,Ч а +Ччаи, Ч а) ч (3)Ч (ак + Лак,+.Л а,+ +, ЛЛ а+ь ) ЛЛ(а+Чак,+,Ч Ча, Ч а),Устройство (фиг,1) работает следующим образом.Пусть устройство работает в режиме контроля минимального с-кода Фибоначчи и на входах 2 и 5 состояния (0; О). Двоичные символы комбинации фибоначциевого с-кода с входа 4 посту52382 6 20 ЗО 35 40 5 15 пают на инверсный счетный вход счетчика 1, вход сброса счетчика 1 и на один вход элемента И 3. При поступлении на инверсный счетный вход счетчикаменеенулевых сигналов после первого единичного сигнала на выходесхемы 11 сравнения устанавливается единичный сигнал, Если после этих менее е нулевых символов поступает...

Номер патента: 1566486

Опубликовано: 23.05.1990

Авторы: Сачанюк, Сержанов, Соляниченко, Христорис

МПК: H03M 7/30

Метки: иррациональным, кодов, коды, основанием, отрицательным, положительным

...разряды входного кода числа, соответствующие отрицательным весам выходного кода. В регистр 5 записывается код 45 О О О 1 О 1 О.По команде с седьмого выхода блока 9 (фиг,Зо) разряды входного кода числа, соответствующие положительным весам выходного кода, записываются в и-разрядный регистр 3. В регистр 3 записывается код 1 О О О О О О. По команде с пятого выхода блока 9 (фиг.Зш) переписывается содержимое регистра 5 в сдвиговый п-разрядный регистр 6. В сдвигоный регистр 6 записывается код О О О 1 О 1 О.По команде с шестого выхода блока 9 (фиг.Зп) осуществляется сдвиг со 86 бдержимого сднигоного регистра 6 наразряд "1" в сторону младших раэрядон. В сдвиговом регистре 6 - кодО О О О 1 О 1.По команде с второго выхода блока 9 (фиг.31) в блоке...

Номер патента: 1566487

Опубликовано: 23.05.1990

Авторы: Барбаш, Смоляницкий

МПК: H03M 13/09, H03M 9/00

Метки: кодов

...сигнал контроля четности единичных сигналов в информационной части кодограммы. Если число единичных сигналов окажется четным, то на выходе третьего триггера 7 формируется нулевой сигнал. В результате подготавливается к работе блок 8 элементов И. Если число единичных сигналов окажется нечетным, то на выходе третьего триггера 7 формируется единичный сигнал. В резуль 1566487тате подготавливается к работе элемент И 14 и блокируется блок 8 элементов 11,По окончании действия маркера конца кодограммы единичный сигнал форми 5 руется иа втором выходе 4,2 дешифратора 4. В результате второй триггер 6 переходит в единичное состояние. Гдиничный сигнал с выхода второго триггера 6 поступает на соответствующий вход блока 8 элементов И, элемент...

Номер патента: 1569994

Опубликовано: 07.06.1990

Авторы: Потопальский, Сопрунов

МПК: H03M 7/12

Метки: кодов, масштабный

...11 частоты, Так какна синхронизирующем входе Р-триггера19 присутствует сигнал логической "1"с инверсного выхода 0-триггера 17,то вне зависимости от сигнала на его0-входе на его выходах (прямом и инверсном) сохраняются сигналы, произвольно установленные в момент подачипитания на преобразователь кодов.Сигналы с выходов Р-триггера 19 выполняют функцию аналогичную 0-триггеру 16(управление формированием счетных импульсов делителей 5,6 и 11), а такжеуправляют КБ-триггером 32. Сигналамис прямого и инверсного выходов КБтриггера 32 производится управлениеэлементами И 24 и 25, выполняющимироль коммутатора выходных импульсовСИ 2, СИЗ (фиг. 5) второго и третьегоделителей б и 11 частоты. При этомвторой вход элемента И 24 соединен свыходом второго...

Номер патента: 1569997

Опубликовано: 07.06.1990

Авторы: Гвоздев, Егоров, Типикин

МПК: H03M 13/15, H03M 13/51

Метки: кодирования, кодов, циклических

...этих регистров, исходя из формулы (1). С помощьюблоков 6.1 - 6.(К), 6.(К+1), 6.(К;свертки по модулю два и соединителяна выходе первого сумматора 8 формируется сигнал четности следующего сстояния содержимого регистров 1. 1-1.Ксогласно правой части формулы (5)По окончании -го такта по тактовомусигналу, поступающему на тактовыйвход 16, сигнал четности с выхода первого сумматора 8 запоминается в первом триггере 11, а информация с выхо"дов блоков 2,1-2,К переписывается врегистры 1.1 - 1.К.В следующем (+1)-м такте с помощью блоков 6.1 - 6.К свертки по модулю два на выходе второго сумматора 9 формируется сигнал четности содерзимого регистров 1,1 - 1 К согласно левой части формулы (5). Сформированный с помощью этих блоков сигнал четности...

Номер патента: 1571615

Опубликовано: 15.06.1990

Авторы: Красиков, Любицкий, Минаев, Ткаченко

МПК: G06F 17/18

Метки: анализа, кодов, статического

...(весон) сигналов "О" и "1" для каждого блока кода, поступающего последовательно на соответствующий вход 7.1-7,ш устройства. Если в данный момент на входе 7,д 40 И=1-ш) - " 1", то записывается вес "1", в противном случае - нуля, в сумматоре 5.1 производится суммирование весов. Блоки 4. 1-4,ш предназначены для деления содержимого сумматоров 45 5. 1-5.ш на и с целью получения средней вероятности приема того или иного блока. Блок 3 определения экстремума предназначен для выбора блока 4.ш, набравшего максимальный вес в ходе 50 приема одного блока кода.Устройство работает следующим образом.На вход порогового блока 1 поступает последовательность элементарных сигналов "О" и "1" из канала снязу, В блоке 1 производится оценка сигналов....

Номер патента: 1571772

Опубликовано: 15.06.1990

Авторы: Герасимчук, Сержанов, Соляниченко, Шикерун

МПК: H03M 7/30

Метки: кодов, минимальной, приведения, фибоначчи, форме

...устройстваработает в кодах с отрицательнымиррациональным основанием, то для того,чтобы предлагаемое устройство работало и в кодах с положительным основанием, оно содержит элементы,И 3и 4, выполняющие роль ключа. При поступлении на вход 12 нулевого, а навход 9 единичного потенциала, свидетельствующего о положительном основании, обеспечивается прохождениеединицы с первого выхода блока 1.2свертки на первый вход блока 1.1свертки, а связь между первым выходомблока 1.6 свертки и первым входомблока 1.5 свертки разрывается. И наоборот, при поступлении нулевогопотенциала на вход 9, а на вход 12единичного, обеспечивается прохождение единицы с первого выхода блока1.6 свертки на первый вход блока 1.5свертки, а связь первого выхода блока...

Номер патента: 1575223

Опубликовано: 30.06.1990

Автор: Цыбин

МПК: G08C 25/04

Метки: кодов, монотонности

...блока 13 оперативной памяти(как описано выше. При этом во времязаписи значения М;, кода в блок13 оперативной памяти с его выхода навторой информационный вход блока 7допускового сравнения поступает значение И; кода предыдущего цикла.Таким образом, блок 7 допусковогосравнения осуществляет операцию11;,1- М ; 1/Л , .где а - заданный допуск сравнения чисел (кодов).В случае монотонного изменения кодовкаждого источника в циклах их передачи сигнал на втором выходе блока 7отсутствует (выполняется приведенное 2 О неравенство). При Л = О во время каждого сравнения также отсутствует сигнал приращения кода на первом выходеблока 7, в результате чего КЯ-триггер6 устанавливается в состояние "О"(подтверждает свое состояние) сигналом с...

Номер патента: 1578813

Опубликовано: 15.07.1990

Авторы: Гуменюк, Замчевский, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов

...1 поступает насчетный вход вычитающего счетчика 10,что ведет к уменьшению двоичного весаего состояния па единицу, а также поступает на выход 15 блока 2 управленияТактовьп импульс, поступающий свыхода 15 блока 2 управления на вход3 блока 3 определения признаков, кото-црыл соединен с С-входами 0-триггеров20 и 21, ведет к записи в них сигналов, установленных на П-входах, т.е.Э-триггер 20 принимает единичное состояние (признак ПООщ 1 ПОО=О), аВ-триггер.21 принимает нулевое состояние (признак П 10=0, П 10=1),Тактовьп импульс, поступающий свыхода 15 блока 2 управления на второй вход сдвигового регистра 1, ведетк одновременным: сдвигу информациив регистрах право на один разряд,чтоэквивалентно сдвигу входного кода на2 разряда за один...

Номер патента: 1580565

Опубликовано: 23.07.1990

Авторы: Лепехов, Надеев, Файзуллин, Феоктистов, Чабдаров

МПК: H03M 7/22

Метки: декодирования, импульсно-временных, кодов

...ее в регистр 3по сигналу с (фиг.З,д). Так как вразряды всех ячеек блока 2 памяти предварительно записаны логические.нули, то в регистр 3 заносится нулевой код и удерживается на его выходедо прихода следующего импульса С(фиг.З,и). Далее нулевой код с выхода регистра 3 одновременно поступаетна первые (д) адресные входы элементов 9 и 10, которые запрограммированы так, что при отсутствии единичного уровня на (д+1)-х входах независи мо от кода на других д-х входах ониФормируют на своих выходах нулевой код. Кроме нулевых кодов, в элементе 9 записаны числа ( в двоичном коде),эквивалентные временной расстановкеимпульсов в ИВК, и количественно этичисла равны количеству ТИ, расположенных между импульсами ИВК. Доступ к этим числам...

Номер патента: 1584107

Опубликовано: 07.08.1990

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: H03M 7/12

Метки: кодов

...является распшрение функциональных возможностей засчет обеспечения преобразования разреженного унитарного кода в код с че, редованием единичных значений.На,чертеже представлена функциональная схема преобразователя кодов,Преобразователь кодов выполнен ввиде одномерной итеративной, сети,состоящей из группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, группы элементов И 2, информационых входов 3 преобразователя, 20управляющего вхоца 4 преобразователя,разрядных выходов 5 преобразователя,выходов 6 кода с чередованием значений преобразователя. 25Преобразователь работает следующим образом.Если на управляющий вход 4 подать константу "О", то сигнал 0" на выходе первого элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 1 сохраняется до тех пор, пока на входы 3 преобразователя...

Номер патента: 1585900

Опубликовано: 15.08.1990

Авторы: Викентьев, Клюкин, Лепихина, Погодина

МПК: H03M 7/30

Метки: кодов, минимальной, приведения, фибоначчи, форме

...сигнала насчетный вход 12 триггер Т 2 второго блока 1 свертки вновь перебрасьвается в единичное состояние, Далее операция свертки выполняется над вторым и тре тьим блокамисвертки. После выполнения операции свертки триггер Т 4 четвертого блока 1 свертки устанавливается в состояние , а триггеры Т 2 и ТЗ второго и третьего блоков 1 50 свертки переключаются в состояние "0" 55 10 5 26 25 вход элемента И 15 - сигнал с инверсного выхода того же триггера Т 2. Таккак триггер Т 2 находится в состоянии"0", то из двух элементов И срабатьвает элемент И 15, на входы которогоподаны единичные сигналы "1", с выхода которого через элемент ИЛИ 16 поступает на вход 7 для занесения исходной информации второго блока 1 свертки, соединенный с...

Номер патента: 1587644

Опубликовано: 23.08.1990

Авторы: Данилин, Зиновьев, Зяблов, Коробков, Лицын, Портной

МПК: H03M 13/05

Метки: блочных, двоичных, декодирования, кодов, многопозиционными, сигналами, согласованных

...э,в 2 е)где К;,(В) и с,(Б) " число стираний и ошибок в 1-.м подблоке на 1-м шаге в Я-м такте; д - минимальное2 .евклидово расстояние 3-й внутренней системы сигналов; д в надежность сигнала; 22 - сигнал (с блока 18 контроля ) о правильности декодирования. Блок 20 коммутирует эту проанализированную информациюна свои Т +1 И-разрядные выходы, с которых она поступает в блок 22 суммирования, информация поступает на Т + У-раэряд 40 ных входов блока 23 выбора номера минимального числа,в котором выделяется номер информационного блока с минимальным содержимым. Этот номер используется в качестве управляющего сигнала для мультиплексора 24, кото-. рый пропускает на свой Е -разрядный3выход, соответствующий этому номеру вектор ошибок иэ блока 17...

Номер патента: 1589399

Опубликовано: 30.08.1990

Автор: Вражнов

МПК: H03M 7/12

Метки: кодов

...в инвертировании всех разрядов числа. Сигналпреобразования с управляющего входа5.1 преобразователя поступает насчетный вход триггера 2 первого разряда 1.1, инвертируя его, и далеечерез элементы 4 ИЛИ - на счетные входы триггеров 2 всех последующих разрядов, вызывая их инвертирование.Преобразование кода хранимого числа в дополнительный заключается в инвертировании части кода, расположенной старше самой младшей единицы. Сигнал преобразования поступает с управляющего входа 5.2 преобразователя навторые входы элементов И 3 всех разрядов 1. В самом первом разряде послегруппы нулевых разрядов (если такиеесть), хранящем единичное значение(пусть это будет 1-й разряд), сигнал55 с выхода элемента И 3 этого разряда поступает на соответствующие...

Номер патента: 1594526

Опубликовано: 23.09.1990

Автор: Монашкин

МПК: G06F 7/38, G06F 7/52

Метки: двоичных, кодов, последовательных, умножения

...и-разрядноепроизведение ХУ, которое поступит ца пер.вые входы коммутатора. Номер канала, ца тельном двоичном коде с периодом Т тактовой частоты, поступзкгцей с входа 3 устройства. 1 цл,1 Скоторгый поступает очсреднои результат,определяется текущим значением счетчика 5, который в первые п тактов находится в нулевом состочнии.Одновременно с выдачей значения Х Уна ицформациоцгьге входы коммутатора наего вход разрешения через элемецт ИЛИ 7поступает сигналсццхроизиругощИй выдачурезультата операции первого блока.Этот сигнал позволяет передавать значениеХ У ца выход 6. Г 1 о окончании его дейст 20 вия происходит отключение первого каналакоммутатора 4 от его выхода 6. Черезинтервал времени Лт после выдачи значенияХУ на выход 6 устройства...

Номер патента: 1599852

Опубликовано: 15.10.1990

Авторы: Бохан, Либерг, Фролова

МПК: G06F 7/00

Метки: кодов, сравнения, схема

...элементов неравнозначности 4 по набору,поступающему из счетчика 7, и кодупеременной, поступающему на гРуппу 4 Овходов 10, формируется второй набор,на котором определяется значениефункции, модифицированной по переменной Х, на коммутаторе 2, На выходеэлемента 5 неравнозначности формиру 45ется значение булевой производной,поступающее на информационный входсдвигового регистра 6, Одновременнос этим двоичный набор со счетчика 7поступает ка информационные входы)Окоммутатора 3, управляющие входы которого подключены к группе входов 10,Если на данном наборе значение -горазряда счетчика 7 равно логической 1,то на выходе коммутатора 3 формируется сигнал логического О, который поступает на второй управляющий вход сдвигового регистра 6 (например,...

Номер патента: 1599916

Опубликовано: 15.10.1990

Авторы: Петунин, Самойленко, Шурыгин

МПК: H03M 9/00

Метки: кодов

...Б-входы триггеров 6 и 7, перебрасывая их по заднему фронту импульса в единичное состояние, на вход элемента ИЛИ 22, С выхода элемента ИЛИ 22 импульс подается на суммирующий вход счетчика 2, записывая в нем единицу. Если маркер кнца еще не закончился, а счетчик 3 нулей или 4 единиц уже обнулился, то единичный сигнал с выхода элемента 21 через элемент 18, открытый управляющим сигналом с элемента 16 (маркер конца), и элемент 23 поступает на первый управляющий выход 27 устройства (сигнал "Ненорма ). Если маркер конца уже закончился, а обнуление счетчика 3 нулей,и счетчика 4 единиц не произошло, то за счет нулевых сигналов 1 на выходе элементов 21 и 16 на выходе элемента 19 формируется единичныйснгнал, который через элемент 23 поступает на...

Номер патента: 1603342

Опубликовано: 30.10.1990

Автор: Боголюбов

МПК: G05B 15/02, G08C 21/00, G08C 25/00 ...

Метки: задания, кодов, передачи, согласованного

...на установочный вход второго счетчика 11, устанавливая все его разряды в исходное состояние. Кодовая комбинация, которая устанавливается при этом на выходах второго счетчика 11 (на фиг.Зм,л,к - это 000), такова, чтобы обеспечить заданный сдвиг по фазе, т,е, заданное постоянное рассогласование между первым и вторым цифровыми следящими приводами 1 и 2 (на фиг.З оно равно 010), Кодовая комбинация, запускающая кодовый одновибратор 13, запаздывает на интервал Т относительно момента ее появления на выходах и-ш старших разрядов первого счетчика 8, В этот интервал входит время преобразования и передачи кода. Это запаздывание ЗО 5 160334Первый цифровой следящий привод 1вращает первую часть объекта регулирования. Импульсная последовательностьс...

Номер патента: 1603528

Опубликовано: 30.10.1990

Авторы: Гайда, Квитка, Кожемяко, Стратиенко

МПК: H03M 7/12

Метки: кодов, координат

...поступление импульсов генератора 12 на вход делителя частоты, На выходах5 28 и 29 присутствуют единичный и нулевой сигналы, свидетельствующие о том, что Х является базовой координатой сйормированного геометрического кода. 10 На этом процесс прямого преобразования закаччивается.Обратное преобразование (преобразование геометрического кода .12 в двоичные коды прямоугольной системы координат) состоит в следующем.1В исходном состоянии информация о четных и нечетных разрядах кдда 42 Присутствует в сжатом виде на входах, Первого 1 и второго 2 счетчиков, ка 20 торая после установки триггеров 8 ч 9, делителя 13 частоты, выходного регистра 15, счетчиков 1 - 3 в исходное состояние сигналом поступив"- шим на вход 23 и задержанным, элементом 19...

Номер патента: 1608647

Опубликовано: 23.11.1990

Авторы: Андреев, Малиночка, Стахов, Черняк

МПК: G06F 7/49

Метки: два, деления, золотой, кодов, параллельных, пропорции

...суммы сумматора 9 устанавливается единичный сигнал, который поступает на второй информационный входсумматора 1 О и на третий информационный вход сумматора 11, На первый информационный вход сумматора 10 с информационного входа 2 устройства поступает нулевой сигнал и на вход переноса сумматора 10 поступает сигналлогического нуля, Таким образом, наинформационном выходе 18 (выходе переноса) устройства формируется нуле"вой сигнал, а на выходе суммы - единичный сигнал, который поступает навторой информационный вход сумматора11 и на вход переноса сумматора 12,На первый информационный вход сумматора 11 поступает с информационноговхода 3 устройства нулевой сигнал,Таким образом, на информационном выходе 19 формируется сигнал единичного...

Номер патента: 1615723

Опубликовано: 23.12.1990

Авторы: Гончаренко, Карпов, Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...с входа 13 устройства. Состояние регистра 1 контролируетсяблоками 4 - 5 контроля по модулю два, Каждый из блоков 4-и 5 контролирует один байтинформации, причем каждый байт информации поступает в сопровождении своегоконтрольного разряда, который из регистра2 подается на соответствующие блоки 4 и 5,При правильном приеме информации в регистр 1 на выходе блоков 4 и 5 сигнал ошибки не выдается. При возникновении ошибки. на выходах блоков 4 и 5 сигнал ошибкипоступает в блок 11 формирования сигналаошибки. С выхода регистра 1 первый байтинформации поступает на информационное входы регистров 81 - 8 п.Контрольный разряд первого байта информации из регистра 2 поступает на триггеры 91 - 9 п. Второй байт информации изрегистра 1 поступает на...

Номер патента: 1619402

Опубликовано: 07.01.1991

Авторы: Ежиков, Майков, Шамсутдинов

МПК: H03M 7/12

Метки: кодов

...с входами двоично-десятичных сумматоров Ои 12 с весом "4", При этом элементыИ 22 и 24 закрыты, так как на их вторые входы подается логический 11011 и25независимо от сигналов на первыхвходах элементов И 22 и 24 на их вы,ходах имеет место логический 11011,а выходы соединены с входами двоично,десятичных элементов 10 и 12 с весом30,"2", Элементы И 22 и 24 закрыты, таккак на их вторые входы подается логический "0" с входами сумматоров 10и 12 с весом "2". При наличии единицы на младших разрядах тетрад 16 и 1835 к содержимому тетрад 17 и 19 прибавляется число 5, т.е. осуществляетсяпреобразование в двоично-десятичныйкод,Число тактов преобразования опре 40 деляется максимальной разрядностьюпреобразуемых чисел. В результатевыполненных операций...

Номер патента: 1619410

Опубликовано: 07.01.1991

Авторы: Гладун, Помыткина, Самчинский, Федорцив

МПК: H03M 13/02

Метки: кодов

...6 поступает на пер" вые входы компаратора 8, совпал со значением преобразуемого кода, По положительному перепаду на третьем выходе компаратора 5, который через элемент 7 задержки поступает на вход синхронизации регистра 10, эквива" лент преобразуемого кода в новом ко де, который с выходом блока 4 памяти через счетчик 5 поступает на соот ветствующие входы регистра 10, запи сывается на выходы регистра 1 О и поступает на выходы, Элемент 7 задерж ки необходим для гарантирования за писи в регистр О достоверного экви валента преобразуемого кода в новом коде, так как тракт прохождения наи более близкого к преобразуемому кода проходит через элементы с различным временем срабатыванияСигнал уровня логической единицы с третьего выхода компаратора 8...