Патенты с меткой «кодов»

Номер патента: 1072038

Опубликовано: 07.02.1984

Авторы: Зайцев, Немкова

МПК: G06F 7/04

Метки: двоичных, кодов, сравнения

...соответственно к второму и третьему входам блока формирования результа тов сравнения и к шинам первого ивторого сравниваемых кодов, а выходы - соответственно к первому и второМУ, выходам блока формирования результатов сравнения и к шинам фйеньше" и 1 больше" устройства.При поступлении на информационныевходы А и В устройства кодов, сдвинутых .между собой по фазе, т.е. с задержкой во времени, на выходе С элемента НЕ в момент несовпадений значений уровней на входах А и В . присутствуют низкие уровни напряжения (вторая и третья строки на фиг. 3), а в .момент совпадения- высокие (первая и четвертая строки на фиг. 3). На выходе С элемента НЕ, соединенного с входом 1 счетчика 3, низкие уровни напряжений разрешают счет импульсов, поступающих...

Номер патента: 1077050

Опубликовано: 28.02.1984

Авторы: Бобырь, Вайткус, Горшков, Рябуха

МПК: H03M 13/49

Метки: двоичных, декодирования, кодов, мажоритарного

...управляющему входу коммутатора 20, информационные входы которого соединены с параллельными выходами информационного регистра 13, первый вход первого элемента 9 ИЛИ подключен к выходу первого элемента 3 И, а второй вход и выход соединены соответственно с выходом и входом информационного регистра 13, выход первого элемента 9 ИЛИ и выход коммутатора 20 соединены с выхо.дами 24 и 23 устройства соответственно, через которые осуществляется выдача информации последовательным и параллельным кодами.Устройство работает следующим образом.В исходном состоянии вспомогатель ный и информационный регистры 2 и 13 и счетчик 17 обнулены, а триггер 14 установлен в единичное состояние (под единичным состоянием триггера 14 понимается состояние, когда на...

Номер патента: 1078613

Опубликовано: 07.03.1984

Авторы: Гамбург, Иосипов, Фельдман

МПК: H03K 13/24

Метки: кодов, преобразования

...к шине 2 установки,Устройство преобразования кодовработает следующим образом.До начала работы счетчики 3 и 4считающие соответственно н староми новом кодах по шине 2, устанавливаются в нуль, При отсутствии пошине 1 преобразуемого кода на первом и нтарам выходах кампаратора 5устанавливаются сигналы уровня логического нуля, а на третьем выходе - сигнал логической единицы, который поступит на вход синхронизации регистра б памяти, при этом нрегистр б будут записаны нулевыесигналы со счетчика 4, которые установятся и на выходной шине 10.Код, подлежащий преобразованию,поступает по входным шинам 1 на нходы компаратора 5. При этом, еслипреобразуемый код не нулевой, напервом выходе компаратора 5 устананлинается сигнал уровня логическойединицы,...

Номер патента: 1080134

Опубликовано: 15.03.1984

Авторы: Кочергин, Кривенцов, Кульбицкий

МПК: G06F 7/04

Метки: кодов, сравнения

...разряда третьего числа устройства соединена с первым входом первого элемента И, второй вход которого подключен к 1-ой шине инверсного сигнала первого разряда второгочисла, выходы элементов И соединены со входами элемента ИЛИ, выходкоторого соединен с выходом дополнительного узла сравнения первогоразряда, первая шина первого разряда третьего числа подключена к р-мувходу элемента ИЛИ, каждый К-йдополнительный узел сравнения содержит две группы элементов И по( р - 1) элементов И в каждой и дваэлемента ИЛИ, первые входы )-ыхэлементов И первой и второй группсоединены с )-ми шинами инверсныхсигналов К-го разряда второго числа,+ 11 -е шины К-го разрядатретьего числа устройства соединены со вторыми входами элементов Ипервой группы, выходы...

Номер патента: 1080182

Опубликовано: 15.03.1984

Авторы: Гуревский, Мялик, Рыжов

МПК: G08C 19/28

Метки: кодов, последовательных, приема

...кодов, а на шину 17 поступают тактовыеимпульсы.Если в параллельный щ-разрядный регистр 1 записан нулевой код величины смещения, то тактовые импульсы без задержки поступают на шину 14 сдвиговых импульсов с выхода логического элемента 2 И 11.Если в параллельный ш-разрядный регистр 1 записан код смещения, поступивший, например, из ЭВМ на входные шины 15, то устройство запрещает в соответствии с этим кодом прохождение тактовых импульсов нав течение того количества тактов,которое указано в коде реличины смещения,В том случае, если устройстводолжно принимать информацию в видепотенциального последовательногодвоичного кода, то эта информацияпоступает на входные шины 24 и 25соответственно. Эти потенциальныевзаимно инверсные сигналы...

Номер патента: 1083182

Опубликовано: 30.03.1984

Авторы: Лужецкий, Стахов, Черняк

МПК: G06F 7/49

Метки: иррациональным, кодов, основанием, сумматор

...первым входом первого элементаИЛИ корректирующего узла, выход которого соединен с первым вхрдом одноразрядного сумматора того же разрядапервый вход второго элемента И корректирующего узла соединен с выходом переноса одноразрядного сумматора (-1)-го разряда, первый вход второго элемента ИЛИ корректирующего узла соединен с первым входом первого элемента И корректирую,щего узла, а его выход подключен к второму входу одноразрядного сумма3182 1Сумматор (фиг.1) содержит входы1-4 первого слагаемого, входы 5-8второго слагаемого, корректирующиеузлы 9-12, одноразрядные сумматоры13-16, непосредственно выполняющиеоперацию суммирования, элементы НЕ17-20, элементы И 21-24, служащиедля формирования сигналов запретараспределения переноса со стороны0...

Номер патента: 1083385

Опубликовано: 30.03.1984

Авторы: Рогов, Цыпин

МПК: H03M 13/51

Метки: кодирования, кодов, циклических

...И, а выход третьего элемента И подключен,к второму входу элемента ИЛИ.На Фиг.1 приведена структурнаяэлектрическая схема устройства длякодирования циклических кодов; наФиг.2 - схема каждого из Ксумматоров по модулю два,Устройство для кодирования циклических кодов содержит блок 1 памяти с К-разрядными ячейками памяти, информационный регистр 2 ввода-вывода информации, блок 3 из Ксумматоров по модулю два, сумматор 4 по модулю два, элемент ИЛИ 5, блок 6 элементов И, блок 7 выбора старшего разряда кода полиномФ, регистр 8 кода полинома. Кроме того, каждый из Ксумматоров по модулю два содержит элемент ИЛИ 9, элементы И 10, 11, 12 и элементы НЕ 13 и 14,Блок памяти предназначен для хранения промежуточных и окончательных результатов деления...

Номер патента: 1086449

Опубликовано: 15.04.1984

Авторы: Зубков, Ключко, Николаев, Петухов

МПК: G08C 19/28

Метки: данных, кодов, передачи, преобразования, системе

...преобразователя. ность задержки с 1 сигнала в элементеВ качестве примера, поясняющего 14 определяется временем появления сущность изобретения, рассмотрим сигнала на информационном входе ключа устройство для преобразования К = 55 19. Длительность задержки сигналами = 37-разрядной двоичной кодовой ком- . в элементе 21 определяется временем бинации безызбыточного кода в и. появления сигнала на инрана инрармационном16-разрядную (ш+1) = 9-ичную ком" ,входе ключа 8. Преобразователь 5,например, для значности кода постоянного веса равной 5 (постоянный вес равен 2) (фиг. 2) состоит из блока 21 ключей 211-21, блока 22 двоичного последовательно-параллель ного регистра сдвига,он выполнен, например, на ячейках 23 -235 памяти логического блока 24 (...

Номер патента: 1087995

Опубликовано: 23.04.1984

Авторы: Абакумов, Бантюков, Бантюкова, Малиновский, Манешина, Шутов

МПК: G06F 7/62

Метки: вычисления, кодов, разности, число-импульсных

...разрядные выходы реверсивного счетчи- ка 11 соединены соответственно с первыми входами элементов И 16 второй группы, вторые входы которых объединены и соединены с выходом третьего55 элемента 14 задержки, а выходы соединены соответственно с шинами 21 отрицательной разности чисел. Длительность импульсов Й на выходахформирователей 1 и 2 импульсов устанавливается не менее времени переходных процессов реверсивного счетчика11, возникающих при поступлении импульса на один из его входов.Элементы 3 и 4 задержки задерживают импульсы на времябез измененияих длительности. Величина С выбирается большей й на время срабатыванияэлемента И-НЕ 5 - й сР 5 и триггера7 - есР 7т е Т Ъ + 5+17 для тогочтобы к. моменту появления ймпульса навходе элемента И 12...

Номер патента: 1088012

Опубликовано: 23.04.1984

Авторы: Богумирский, Яцук

МПК: G06F 17/27

Метки: кодов, одного, преобразования, языка

...групп элементов ИЛИ,причем признаковые входы коммутатора Осоединены соответственно с первымивходами элементов И первой группы,выходы которых соединены с входамиэлемента ИЛИ и с первыми входами эле"ментов И групп со второй по(п+1)-ую, 5вторые входы элементов И групп совторой по (и+1)-ую соединены с информационными входами коммутатора, управляющий вход коммутатора соединен свходом запуска генератора импульсов, 20выход которого соединен с тактовымвходом кольцевого сдвигающего регист-ра, первый выход которого соединенс входом останова генератора импульсов и с входом сброса счетчика, а 25остальные выходы кольцевого сдвига.ющего регистра соединены с вторымивходами элементов И первой группы,счетный вход счетчика соединен с выходом элемента ИЛИ,...

Номер патента: 1088118

Опубликовано: 23.04.1984

Автор: Горшков

МПК: H03M 13/19

Метки: декодирования, кодов, линейных, циклических

...подключены соответственно к второму и первому входам элемента ИЛИНа чертеже представлена структурная схема устройства. Устройство содержит приемный регистр 1, кпочевые эпементы 215, сум.матор 16 по модулю два, триггер 17,первый и второй регистры 18 и 19сдвига, первый, второй и третий элементы И 20-22, элемент ИЛИ 23, шину 24 синхроимпульсов сдвига, шину 25обнуления, оснозной и дополнительныйвыходы 26 и 27 устройства,Выходы разрядов приемного регистра 1 соединены с входами соответствующих ключевьи элементов 2-15, выходыкоторых объединены в группы в соответствии с системой проверочных соотношений и подключены к соответствующим входам сумматора 16 по модулюдва, Выход сумматора 16 соединен свходом установки в "1" триггера 17,вход установки...

Номер патента: 1091211

Опубликовано: 07.05.1984

Авторы: Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...записи информации с входного регистра в и регистров по заданной программе.Поставленная цель достигается тем, что в устройство, содержащее входной регистр, входы которого являются входами устройства, а первый выход соединен с первыми входами и выходных регистров, и триггеров, и блоков контроля на четкость и и элементов ИЛИ, выход каждого элемента ИЛИ через соответствующий выходной резистор подключен к первому входу соответствующего блока контроля на четкость, второй вход которого через соответствующий триггер соединен с выходом соответствующего элемента ИЛИ, а выходы всех блоков контропя на четкость подключены к1093первым входам блока формирования сигнала ошибки, йыход которого является выходом устройства, а также регистр контрольных...

Номер патента: 1092489

Опубликовано: 15.05.1984

Авторы: Замчевский, Оникиенко, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов, минимальной, приведения, фибоначчи, форме

...свертки, элемент 4 ИЛИ, предназначенный для выработки сигнала установки в исходное состояние первого сдвигового регистра 2 и второго сдвигового регистра 3 через элемент 5 задержки, предназначенный для временной задержки сигнала установки на время, необходимое для окончания переходных процессов в ячейке 1 для приведения р -кодов Фибоначчи к минимальной форме. Устройство имеет их.д б синхронизации, соединени,и 1 и, равляющими1092489 4 входами 7 и 8 соответственно первого сдвигового регистра 2 и второго сдвигового регистра 3, вход 9 начальной установки устройства, соединенный с входом 10 элемента 4 ИЛИ, а также ин-формационные входы 11 и информационные выходы 12 устройства.Единичные выходы 13 разрядов 2.4- 2.10 первого сдвигового...

Номер патента: 1095398

Опубликовано: 30.05.1984

Авторы: Ключко, Малофей, Щербина

МПК: G06F 11/00, H03M 13/51

Метки: двоичных, декодирования, кодов, мажоритарного, повторении, сообщения, трехкратном

...и, ячеек памяти, в каждую из которых могут записываться "О", "1" или "2", и предназначен для записи результатов обработки повторений кодовых комбинаций. Выход регистра 4 соединен с вторим входом блока 2 сравнения, вторым входом управляемого вентиля 3 и выходом 8 устройства.Детектор 5 качества предназначен для анализа каждого принимаемого символа второго повторения кодовой комбинации и вырабатывания сигнала "Стирание" в том случае, если принятый элемент не может быть отождествлен ни с "О", ни с "1". Выход детектора 5 качества соединен с первым входом блока 6 исправления стираний.Блок 6 исправления стираний предназначен для инвертирования символа второго повторения в том случае, если он не совпадает с одноименным символом первого...

Номер патента: 1103220

Опубликовано: 15.07.1984

Авторы: Коробков, Ларченко, Фурманов, Холодный

МПК: G06F 7/04

Метки: кодов, сравнения

...И-ИЛИ группы, прямой 40 выход счетного триггера соединен со счетным входом счетчика, вторыми управляющими входами элементов И-ИЛИ группы и первым стробирующим входом дешифратора, вход подачи тактовых 45 импульсов устройства соединен с входом счетного триггера, синхронизирующим входом двухразрядного сдвигающего регистра и вторым стробирующим входом дешифратора, выход элемента НЕРАВНО ЗНАЧНОСТЬ соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединены с выхо дами разрядов счетчика 2 .Недостатком данного устройства является сложность, поскольку дляИзобретение относится к области автоматики и вычислительной техники и может быть использовано...

Номер патента: 1103221

Опубликовано: 15.07.1984

Авторы: Близнюк, Ларченко, Хлестков, Холодный

МПК: G06F 7/04

Метки: кодов, сравнения

...подак 5 тся сигналыв зависимости от требуемого режимаработы (см, таблицу, Из таблицывидно, что возможно совмещение режимов записи новой исходной Функциис выдачей вычисленной в предыдущемцикле булевой производной. Адреса для35блоков памяти 3 и 9 формируются счетчиком 2, а адреса для блока памяти 4Формируются элементами НЕРАВНОЗНАЧНОСТЬ 5 группы в зависимости от состояния счетчика 2 и от сигналов на40группе входов 6 устройства, ЭлементНЕРАВНОЗНАЧНОСТЬ 8 служит для вычисления значений булевой производной. Запись исходной функции. В исходном положении счетчик 2 находится в нуле. На входе 7 устройства присутствует низкий потенциал. На первый разряд группы входов 10 устройства подается сигнал И 1 = 1, обеспечивающий режим "Запись" для...

Номер патента: 1104685

Опубликовано: 23.07.1984

Авторы: Журавин, Медведев

МПК: H03M 13/02

Метки: декодирования, зеркальных, кодов

...разрядов Зп-разрядного регистра сдвига через соответствующие элементы равнозначности подключены к входам соответствующего дополнительного элемента совпадения, а выходы трех дополнительных элементов совпадения через элемент ИЛИ подключены к другому входу элемента совпадения, причем информационный вход 311-разрядного регистра сдвига является входом устройства.На чертеже представлена структурная электрическая схема устроиства декодирования зеркальных кодов.Устройство декодирования зеркальных кодов, содержащее Зй-разрядный регистр 1 сдвига, блок 2 мажоритарной обработки, 11 -разрядный регистр 3 сдвига, анализатор 4 веса, выходные элементы 5 1 - 5 ц совпадения, элементы 6, - 6 в равнозначности,дополнительные элементы 71 - 7 5 совпадения,...

Номер патента: 1105927

Опубликовано: 30.07.1984

Авторы: Грешневиков, Зубков, Ключко, Николаев, Петухов

МПК: G08C 19/28

Метки: декодирования, избыточных, кодов

...третьего сумматора соединен с входами пятого и шестого блоков задержки, выходы которых соединены с вторыми входами соответственно пятого и седьмого сумматоров, выход седьмого сумматора соединен с вторым входом шестого сумматора, выход которого соединен с первым входом первого сумматора, выход первого порогового блока соединен с вторыми входами третьего и четвертого сумматоров и через седьмой и восьмой блоки задержки и второй декодер - с вторыми входами первого и второго сумматоров и с третьим входом второго блока памяти соответственно.Идея функционирования предлагаемого устройства заключается в том, что входной составной сигнал с избыточностью дискретизируют в аналого-цифровом преобразователе и получают первую точную оценку. Далее ее...

Номер патента: 1108439

Опубликовано: 15.08.1984

Авторы: Егоров, Чистяков

МПК: G06F 7/52

Метки: кодов, перемножения

...ИЛИ 8, входы 9 разрядов первого кода, входы 10 разрядов второгокода, выход 11, Счетчик 3 и схемасравнения 4 образуют первый делительчастоты 12, Счетчик б и схема сравнения 7 образуют второй делительчастоты 13,Выход элемента И 1 соединен с разрушающим входом генератора 2, выход которого подключен к выходу 11 и счетному входу счетчика 3, выходы которого подключены к входам схемы сравнения 4, другие входы кЖорой подключены к входам 9 и входам эле1108439 4Схема сравнения 7 при сравнениикодов формирует на своем выходе нулевой уровень, которым блокируется элемент И 1.1 лемейт ИЛИ 8 при наличии на своихвходах хотя бы одной "1" разрешаетсчетчику 6 пересчет, а при наличиивсех 0 устанавливает ега по установочному К-входу в нулевое состояние....

Номер патента: 1112554

Опубликовано: 07.09.1984

Авторы: Евсеев, Кац, Швайгер

МПК: H03M 13/13

Метки: декодер, исправляющий, кодов, линейных, стирания

...шестого элемента И соединен с входом третьего триггера, выход которого соединен с вторым входом четвертого элемента И, кроме того, выходы генератора проверок соединены с вторыми входами мультиплексора.Лри этом матрица состоит из ячеек, каждая иэ которых содержит первый и второй элементы И и триггер, выход которого соединен с первыми входами элементов И, вторые входы .первого и второго элементов И подключены соответственно к первым и вторым входам матрицы, а выходы элементов И - соответственно к первым и вторым выходам матрицы, при этом ,первый и второй входы триггера соединены соответственно с третьими и четвертыми входами матрицы.На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2 - блок-схема ячейки матрицы, на фиг. 3...

Номер патента: 1116544

Опубликовано: 30.09.1984

Авторы: Стальнов, Сулимов

МПК: H03M 13/51, H04L 17/30

Метки: блоковых, декодировании, кодов, локаторов, многочлена, недвоичных, стираний

...выход которого является первым выходом блока управления, и дблоков элементов И, первые вхопы которых являются входами блока управления, а вторые входы соединены с соответствующими выходами распределителя, при этом выходы блоков элементов И являются вторыми выходами блока управления.Регистры с второго по последний содержат на входе каждого разряда элемент ИЛИ, входы которого являются первым и вторым входами соответствующего разряда регистра, а выходы элементов ИЛИ подключены к входам соответствующих триггеров, выходы которых являются выходами регистров.На фиг. 1 представлена структурная электрическая схема устройствадля определения многочлена локаторовстираний при декодировании недвоичных блоковых кодов; на фиг. 2 - функциональная схема...

Номер патента: 1124287

Опубликовано: 15.11.1984

Авторы: Кобринский, Орлова

МПК: G06F 7/49

Метки: времени, вычитания, кодов

...ИЛИ 1214 и элемент НЕ 15. Для приема вход3 112428ныл кодов времени служат входныеинформационные шины 16 и 17, выходной является шина 18. Для синхронизации устройства служат шины 19-21,Блок сравнения имеет выход 22, вычитатель имеет входы 23, 24 и выход 25,Блок сравнения (фиг. 2) содержитсхемы сравнения 26-31, элементы 0И 32-37, элемент ИЛИ 38, триггер 39,Число схем сравнения определяетсячислом цифр в кодах времени. Длясинхронизации блока сравнения служат,входы 40 и 41. 15Конкретное схемное выполнениевычитателя 4 в данном устройстве зависит от формы представления кодоввремени. Если коды времени представлены в двоичном коде, то в качествевычитателя может быть использован одноразрядный двоичный вычитатель, Длявычитания двоично-десятичных...

Номер патента: 1124329

Опубликовано: 15.11.1984

Авторы: Богумирский, Храпко, Яцук

МПК: G06F 17/27

Метки: кодов, одного, преобразования, языка

...45блок 12 сравнения, первая и втораягруппа входов которого обозначеныпозициями 13 и 14 соответственно,генератор 15 импульсов, группы 1 б входов и 20 выходов, Блок 12 сравне. ния (Фиг.2) содержит регистр 21, де шифратор 22, группу узлов 23 сравнения и элемент ИЛИ 24. 5 10 15 Ю 25 36 выход генератора импульсов соединенсо вторым .входом элемента И, прямойвыход дополнительного разряда регистра соединен с управляющим входом первого блока элементов И, выходы регистра соединены с группами информационных входов первогои второго коммутаторов и с информационными входами второго блокаэлементов И, выходы которого являются группой выходов устройства,группы управляющих входов первогои второго коммутаторов соединены сгруппой входов кода номера...

Номер патента: 1125622

Опубликовано: 23.11.1984

Авторы: Риеглер, Хеинрих, Хошке

МПК: G06F 7/02

Метки: кодов, сравнения, цифровых

...сравниваемого числа иа- значений верхней и нижней границ диан пазонов подаются на входы узла анали-,ря 15 за знаков, на выходе которого формируются сигналыи Я, показывающие,м . находится ли сравниваемое число запределами или в пределах границ выбв раиного диапазона, причем при Р =1,20 9 =0 сравниваемое число находится запределом верхней границы диапазона,о- при Р =О, Я =О - внутри выбранногоа- диапазона,при Р=О, Я= - за пределомчи- нижней границы диапазона устройства.25 Код сравниваемого числа можетия, быть преобразован в семисегментныйя код с помощью узла 7 преобразованияцифрового кода в семисегментный с последующим отображением на блокеа З 0 8 цифровой индикации.ко" Схема сравнения работает следующимобразом.Прямые коды разрядов...

Номер патента: 1126971

Опубликовано: 30.11.1984

Авторы: Богумирский, Яцук

МПК: G06F 17/27

Метки: кодов, одного, преобразования, языка

...выходов регистра микрокоманды соединена с информационными входами счетчика, двенадцатый выход второго дешифратора соединен с входомостанова генератора импульсов, выходкоторого соединен с управляющим.55входом второго блока элементов И,инверсный выход триггера соединен свторым входом четвертого элемента И,а первая группа информационных входов устройства соединена с информационными входами второго счетчика,выходы которого соединены с информационными входами первого блока элементов И, выходы которого соединеныс первой группойвходов блока элементов ИЛИ, выходы которого соединеныс информационными входами первогосчетчика, вторая группа информационных входов устройства соединена свходами второго регистра, выходы Ко,торого соединены с...

Номер патента: 1131033

Опубликовано: 23.12.1984

Автор: Друз

МПК: H04L 3/02

Метки: кодов, преобразования

...выходу первого триггера, а выход пятого элемента И подсоединен к второму входутретьего дополнительного элемента ИЛИ, выход первого блока задержки подсоединен через второй блокзадержки к управляющему входу ком 40мутатора, причем выходы первого элемента ИЛИ и.выход пятого элемента Иявляются соответственно информационными и управляющим:выходами уст-ройства.На чертеже приведена структурнаяэлектрическая схема устройства дляпреобразования кодов.Устройство для преобразования кодов содержит регистр 1, блок 2 конт. -роля по четности, дешифратор 3, первый дополнительный дешифратор 4, вто-,рой дополнительный дешифратор 5,шифратор 6, второй триггер 7,формирователь 8 импульсов, первый55 блок 9 задержки, второй блок 10задержки, коммутатор 11,...

Номер патента: 1133155

Опубликовано: 07.01.1985

Авторы: Бестемьянов, Вековищев, Казимов, Лисенков, Петрухин, Шалягин

МПК: B61L 23/22

Метки: кодов, рельсовой, формирователь, цепи

...соответственно с выходами блока счета команд и блока памяти, авыход - с одним входом дешифратора,второй вход которого подключен к выходу блока кодирования адреса, к входу генератора несущего сигнала и одному входу блока сравнения, второй вход которого соединен с выходом дешифратора и входом коммутатора, а выход генератора тактовых импульсов подключен к входу блока счета команд.На чертеже представлена схема устройств, бОУстройство содержит генератор 1 тактовых импульсов, блок 2 счета команд, блок 3 кодирования адреса, блок 4 памяти, преобразователь 5 кода, дешиФратор 6 коммутатора 7, 65 блок 8 сравнения, генератор 9 несущего сигнала, формирователь 10 импульсов, счетчик 11 импульсов, элемент И 12, сдвиговый регистр 13.Блок 2 счета...

Номер патента: 1136183

Опубликовано: 23.01.1985

Авторы: Матис, Мельников

МПК: G06F 17/27

Метки: кодов, одного, преобразования, языка

...дополнительных слов в БИС памяти остается 30свободных ячеек, Следовательно, приэтом в устройстве может быть зарезервировано только 30 слов, Во второмслучае потребуется 2060 ячеек памяти, а следовательно, вторая БИС .памяти емкостью 4 к 14 бит,В то же время при увеличении 20гибкости базиса слов выходногоязыка расширение набора макрофункций может. быть обеспечено без увеличения его мощности, Однако этавозможность в известном устройстве дне реализуется,Таким образом, известное устройство вследствие низкой гибкости базиса слов выходного языка имеет довольно узкую область применения.Целью изобретения является расширение .функциональных возможностей.за счет повышения гибкости формируемого базиса слов выходного языка.Поставленная цель...

Номер патента: 1141396

Опубликовано: 23.02.1985

Авторы: Лужецкий, Соболева, Стахов, Черняк

МПК: G06F 5/00

Метки: кодов, развертки, фибоначчи

...кода, прямой и инверсный 10 информационные входы которых являются соответственно прямыми и инверсными входами устройства, выходы которого соединены с прямыми выходамиблоков развертки, причем инверсный 15выход 1 -го (=1-;и) блока разверткисоединен с входом блокировки переноса (1+1)-го блока развертки и инверсным входом переноса Я +2)-го блока развертки, выход переноса 1-гоблока развертки соединен с первымустановочным входом (Р -1)-го блокаразвертки и с вторым установочнымвходом (1-2)-го блока развертки,тактирующие входы всех блоков развертки соединены с тактирующим входом устройства, выход переноса 1 -гоблока развертки соединен.с прямымвходом переноса (1+р+1)-го блокаразвертки, вход логического нуля уст"ройства соединен с прямыми...

Номер патента: 1141398

Опубликовано: 23.02.1985

Авторы: Астененко, Хлевной, Швецов

МПК: G06F 5/00

Метки: двоичных, классов, код, кодов, обратимый, остаточных, системы

...груп 40 пы, кроме первого, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выход которого соединен с первым входом эле 45 мента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы элементов И, кроме последнего, первой группы - соответственно с еди" ничными входами триггеров группы,50 кроме первого, входы "Пуск", "Режим" , и .тактовый вход преобразователя - соответственно с единичным входом триггера, первым входом второго элемента ИЛИ и третьим входом элемента И блока управления, выходы элемента55 И и триггеров группы которого соединены соответственно с тактовыми входами сумматоров по модулю группы и .3 позиционного сумматора и соответствующими входами...