Преобразователь кодов

Сфез СфветскмкСецмалмстмческнкРеспублм ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ в 834693(51)М, Кл. 06 Р 5/О Ввудвретеанный кемнтет СССР по делам наобретеннй в юткрытнйОпубликовано 30.05.81. Бюллетень Ю 2 Дата опублйковання описания 30.05,81(088.8) овс 54) ПРЕОБРАЗОВАТЕЛЬ К ь кодов, содертных дисках и преобразовате ители на магн ем запись инф при помощи пр вес жаший накоп лентах, прич ществляется струкций 1Недостат является его рмации осуграммнык ином такого преобразователянизкое быстродействие.то Наиболее близким техническим решением к изобретению является преобразователь кодов, который содержит датчик информации, выход которого подключен к вхопу кодирующего блока, и буферный эа 15 поминающий блок; связанный как с кодирующим блоком, так и с выходными усилителями, причем запись информации в буферный запоминающий блок осуществляется последовательно с нулевого адресаи по заполнению буферного запоминающего блока или в случае реакции на выставленный запрос происходит считывание в ма -Изобретение относится к области вылительной техники. гистраль накопленной информации, причем считанный массив соответствует объему буферного запоминающего блока 2,Недостатком этого преобразователя является низкое быстродействие вследствие необходимости считывать и перезаписывать весь объем информации, накопленной в буферном запоминающем блоке, а также сложность преобразователя.Белью изобретения является повышение быстродействия и упрощение преобразователя кодов.Это достигается тем, что в преобразо ватель кодов,-,содержащий датчик кодов, коммутатор, регистр числа, регистр адреса и усилители, причем первый вход коммутатора соединен с первым выходом датчика кодов, а первый и второй выкоды подключены соответственно к первым входам регистра числа и регистра адреса, выходы которых соединены соответственно с первыми вкодами усилителей, выходы которых являются выходами преобразователя кодов, введены блок анализа признаков, распределитель сигналов, элементИЛИ, первый и второй элементы И и первый элемент задержки, причем первыйвход блока анализа признаков соединен сВторым выходом датчика кодОВ, Второйвкод - с первыми вкодами распределителясигналов и первого элемента И и третьимвыкодом датчика кодов, а третий входс вторым входом распределителя сигналови четвертым выходом датчика кодов, первыл и второй выходы блока анализа признаков подключены соответственно к вто.рому и третьему входам коммутатора первый выкод распределителя сигналов сое-динен с вторым входом первого элемента 15И, а второйи третий выходы распределителя сигналов соединены соответственнос первым и вторым входами второго элемента И, выход первого элемента И подключен к второму входу регистра адреса 1 ри первому входу элемента ИЛИ, а выходвторого элемента И - к второму входуэлемента ИЛИ, выход которого соединенс входом первого элемента задержки, выход которого подключен к вторым входам 25усилителей..При этом блок анализа признаков целесообразно выполнить содержащим пер-вый и второй триггеры третий и четвертый элементы И и элемент НЕ, выкод которого соединен с первым входом четвертога элемента И, Выход третьего элемента И подключен к первому входу первоготриггера, а выход четвертого элемента И- й второму входу первого триггера и первому входу второго триггера, вход элементаНЕ и первый вход третьего элемента И соедийены и являются первым входом блокаайализа признаков, вторые входы третьего и четвертого элементов И соединены и являются вторым входом блока анализа признаков, третийвход первого триггера и вто, рой вход второго триггера обьединены и являются третьим Входом блока ан лиза при 45зилову выходы перВОго и Рлорого триггеровявляются соответственно. первым и вторымвыходами блока анализа признаков, а распределитель сигналов целесообразно вы- с полнить содержащим счетчик, третий ичетвертый триггеры и второй элемент задержки, причем первый и второй входы счетчика являются соответственно первым и вторым входами распределителя сигналов, второй вход счетчика соединен с первыми входами третьего и четвертого триггеров, а выход счетчика подключен к второму входу третьего триггера, выход которого соединен с входом второго эле 93 фмента задержки, выход которого подкаочен к второму входу четвертого триггера,выходы счетчика, четвертого триггера ивторого элемента задержки явлабтся соответственно третьим,.вторым и первым выходами распределителя сигналов,На чертеже изображена функциональная схема предложенного преобразователякодов,Преобразователь кодов содержит датчик кодов 1, коммутатор 2, регистр числа 3, регистр адреса 4, первый 5 и второй 6 усилители, блок анализа признаков 7, первый элемент задержки 8, элемент ИЛИ 9, первый 10 и второй 11 элементы И и распределитель сигналов 12.Первый вход коммутатора 2 соединенс первым выходом аатчика кодов 1, апервый и второй выходы подключены соотВетственно к первым входам регистра числа 3 и регистра адреса 4, выхоаы которых соединены соответственно с первымивходами первого 5 и второго 6 усилителей, выходы которых являются выходамипреобразователя кодов. Первый вход блока анализа признаков 7 соединен с вторым выходом датчика кодов 1, второйвход - с первыми входами распределителясигналов 12 и первого элемента И 10 итретьим выходом датчика кодов 1, а третий вхоа - с вторым входом распределителя сигналов 12 и четвертым выходомдатчика кодов 1. Первый и второй выходыблока анализа признаков 7 подключенысоответственно к второму и третьему вхоаам коммутатора 2, Первый выход распределителя сигналов 12 соединен с вторымвхоаом первого элемента И 10. Второйи третий выходы распределителя сигналов12 соединены соответственно с первыми вторым входами второго элемента И11, Выход первого элемента И 10 подклю-чен к второму входу регистра адреса 4 ипервому входу элемента ИЛИ 9. Выходвторого элемента И 11 подключен к второму входу элементаИЛИ 9, выход которого.соединен с входом первого элементазадержки 8, выход которого подключен квторым входам первого 5 и второго 6усилителей.ФБлок анализа признаков 7 выполнен содержащим первый 13 и второй 14 триггеры, третий 15 и четвертый 16 элементыИ и элемент НЕ 17, выход которого соединен с первым входом четвертого элемента И 16. Выход третьего элемента И, 15 подключен к первому входу первоготриггера 13, а выход четвертого элемента И 16 - к второму входу первого триггера 13 и первому вхопу второго триггера 14, Вход элемента НЕ 17 и первыйвход третьего элемента И 15 соединеныи являются первым входом блока анализапризнаков 7. Вторые входы третьего15 и четвертого 16 элементов И соединены и являютсявторым входом блока анализа признаков 7. Третий вход первоготриггера 1 3 и второй вход второго триг- Огера 14 объединены и являются третьимвхопом блока анализа признаков 7, Выходы первого 1 3 и второго 14 триггеровявляются соответственно первым и вторымвыходами бпока анализа признаков 7. 5Распределитель сигналов 12 выполненсодержащим счетчик 18, третий 19 и четвертый 20 триггеры и второй элемент задержки 21. Первый и второй вкоды счетчика 18 являются соответственно первым 20и вторым входами распределителя сигналов 12. Второй вход счетчика 18 соединен с первыми входами третьего 19 ичетвертого 20 триггеров. Выход счетчика18 подключен к второму входу третьего 25триггера 19, выход которого соединен свходом второго элемента задержки 21, выход которого подключен к второму входучетвертого триггера 20. Выходы счетчика 18, четвертого триггера 20 и второго30элемента задержки 21 являются соответственно третьим, вторым и первым выходами распределителя сигналов 12,Преобразователь кодов работает следующим образом.Информация, препставленная в пвоичном коде, с выхопа датчика кодов 1 поступает на первый вход коммутатора 2,который по сигналам иэ блока анализаопризнаков 7 производит ее распределениена адресную и числовую. Каждое информациойное слово, приходящее на первый входкоммутатора 2, сопровождается синхроимпульсом, формируемым в патчике кодов 1и 5и снимаемым с третьего его выхода, Приэтом перед первым и после последнегопередаваемого слова датчиком кодов 1 вырабатываются соответствующие сигналыНачало" и "Конец". Эти сигналы снима 50ются с второго и четвертого выходов датчика кодов 1. В исходном состоянии перед началом поступления очерепной части массива инф мации, вырабатываемой датчиком кодов фор1 с выходов блока анализа признаков 7 и первого и второго выходов распредели.теля сигналов 12 поступают в коммутатор 2 и на 93 6элементы И 10 и 11 потенциалы, запрещающие прокождение информации черезкоммутатор 2 и синхроимпульсов черезпервый 10 и второй 11 элементы И, а стретьего выхода распределителя сигналов12 поступает разрешающий потенциал. Припоявлении на втором выходе датчика кодов 1 сигнала Начало на первом вкодеблока анализа признаков 7 формируетсяразрешающий потенциал, на втором входезапрещающий. В результате при наличии первого синхроимпульса первый триггер13 изменяет свое состояние, и на второйвход коммутатора 2 поступает разрешение на прохождение слова от датчика кодов 1на регистр адреса 4.Перед выдачей второго слова от датчика кодов 1 сигнал Начало" на первомвходе блока анализа признаков 7 снимается, соответственно этому второй синхроимпульс пройдет через четвертый элементИ 16, В результате первый 13 и второй14 триггеры изменят свое состояние,и на,втором вкоде коммутатора 2 будет выработан запрет, а на третьем входе - раэрешение. При этом передача слова от датчика кодов 1 произойдет на регистр числа3. Одновременно от второго синкроимпульса на выходе счетчика 18 формируется импульс который благодаря наличию разрешающего потенциала на третьем выходе распределителя сигналов 12 пройдет через второй элемент И 11 схемы, элемент ИЛИ9 и первый элемент задержки 8 на вто рые входы усилителей 5 и 6. В результате числовая и адресная информация с регистров 3 и 4 через усилители 5 и 6 поступит на выход устройства. Импульс, сформированный на выходе. счетчика 18, изменит также состояние третьего триггера 19, в результате через некоторый интервал времени, опрепеляемый вторым элементом задержки 21 до прихода очередного синхроимпульса изменит свое состояние четвертый триггер 20, и на входах первого 10 и второго 11 элементов И сформируются соответственно потенциалы разрешения и запрета прохождению импульсов.При поступлении третьего и последующих слов и сопровождающих их синхроимпульсов состояние блока анализа признаков 7 и распределителя сигналов 12 не меняется. В результате произойдет передача третьего и последующих слов от датчика кодов 1 на регистр числа 3. Одновременно каждый сопровождающий слово синхроимпульс с третьего выхода датчика7 83469 кодов 1 через первый элемент И 10 пройдет на второй вход регистра адреса 4, что вызовет увеличение адреса нв единицу, и через элемент ИЛИ 9 и первый элемент задержки 8 на вторые входы усили телей 5 и 6. В результате происходит передача адреса и числа с регистров адреса 4 и числа 3 на выход устройства. После поступления последнего слова массива информации на четвертом выходе датчика 16 коДов 1 вырабатывается сигнал "Конец" приводящий устройство в исходное состояние. 2. Преобразователь кодов но и. 1, о тл и ч а ю щ и й с я тем, что блок анализапризнаков содержит первый и второй триггеры, третий и четвертый элементы И и.элемент НЕ, выход которого соединен спервым входом четвертого элемента И;выход третьего элемента И подключен кпервому входу первого триггера, а выходчетвертого элемента И - к второму входу первого триггера и первому вхоау второго триггера, вход элемента НЕ и первый вход третьего элемента И соединеныи являются первым вкодом блока анализапризнаков, вторые вкоды третьего и четвертого элементов И соединены и являются вторым входом блока анализа признаков, третий вход первого триггера и второй вход второго триггера объединены иявляются третьим входом блока анализапризнаков выходы первого и второго триг,геров являются соответственно первым ивторым выходами блока анализа признаков.3. Преобразователь кодов по пп. 1 и2,отличающийся тем;чтораспределитель сигналов содержит счетчик, третий и четвертый триггеры и второй элемент задержки, причем первый ивторой входы счетчика являются соответственно первым и вторым входами распределителя сигналов, второй вход счетчикасоединен с первыми вкодами третьегои четвертого триггеров, а выход счетчика подключен к второму входу третьеготриггера, выкод которого соединен с входом второго элемента задержки, выходкоторого подключен к второму входу четвертого триггера, выходы счетчика, четвертого триггера и второго элемента задержки являются соответственно третьим,вторым и первым выходами распределителя сигналов.Источники информации,принятые во внимание при экспертизе1. Флорес, Внешние устройства ЭВМ.М"Мир", 1976, с. 153.2. Авторское свидетельство СССРМ 542240, кл. Й 06 Р 3/00, 1975( прототип) . Технико-экономическое преимущество15 описываемого преобразователя кодов заключается в том, что он позволяет исключить программное формирование адресной информации и аппаратурными средствами ускорить формирование адресно-числовой20 информации, за счет чего повысить быстродействие и упростить преобразователь кодов. Формула изобретения 1, Преобразователь кодов, содержащий датчик кодов, коммутатор, регистр числа, регистр адреса и усилители, причем первый вход коммутатора соединен с первым выходом датчика .кодов, в первый и второй выходы подклточены соответственно к первым входам регистра числа и регист 35 рвадреса, выходы которых соединены соответственно с первыми входами усилителей, выходы которых являются выходами преобразователя кодов, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия и упрощения преобразователя кодов, он содержит блок анализа прим знаков, распределитель сигналов, элемент ИЛИ, первый и второйэлементы И и первый элемент задержки, причем первый вход блока анализа признаков соединен с вторым выходом датчика кодов, второй вход - с первыми входами распределителя сигналов и первого элемента И и третьим выходом датчика кодов, а третий вкод - с вторым,входом распределителя сигналов и четвертым выходом датчика кодов, первый и второй выходы блока анализа признаков подключены соответственно к второму и третьему входам коммутатора, первый выход распределителя сигналов соединен с вторым входом первого элемента И а второй и третий выходы распределителя сигналов соединены соот 3 8ветственно с первым и вторым входамвторого элемента И, выход первого элемента И подключен к второму входу регистра адреса и первому входу элементаИЛИ, а выход второго элемента И - к второму входу элемента ИУИ, выход которого,соединен с вхоаом первого элемента задержки, выхоа которого поаключен к вто-.рым вхоаам усилителей,