Устройство для сравнения кодов

щ 849203 ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республик(51)М. Кл. 22) Заявлено 09.07.79 (21) 2795131/18-24 с присоединением заявки йо(23) Приоритет С 06 Г 7/04 Государственный комитет СССР по делам изобретений и открытий(088. 8) Опубликовано 230781. Бюллетень Йо 27 Дата опубликования описания 23. 07. 81 72) Авторы изобретения Л.С, Хуршудян и И.Н. Чигарков(54) УСТРОИСТВО ДЛЯ СРАВНЕНИЯ 1:ОДОВ тех 5. Изобретение относится к цифровойнике и может найти применение в ядерной электронике при построении многоканальных мажоритарных схем совпадений с цифровым отбором числа . сработавших каналов регистрации.Известны пороговые детекторы иэ й наносекундного диапазона, основан" ные на преобразовании естественного числа М поступивших входных сигналов в двоичный код и последующем его анализе посредством соответствующих комбинационных схем, которые в вычислительной технике относят. к "схемам сравнения кодов(. В этом устройстве число "сработавших" М из й каналов (й=16) преобразуется в четырехразрядный двоичный код (М а 8) и через три логических элемента И, связанных с тремя младшими по весу выходами дешифратора, подается на входы трехразрядного дешифратора. Вторые сигнальные входы этих эле- . ментов И подключены к инверсному, старшему по весу, четвертому выходу шифратора, к прямому выходу которого подключен один из выходных вентилей декодирующей схемы с приоритетом. У тройство содержит также механичесс"30 кий переключатель, с помощью которого устанавливается порог селектируыщих комбинаций (11 .Недостатком .такого устройства является его схемная сложность.Наиболее близким к изобретению является устройство для сравнения кодов, содержащее декодирующий узел с приоритетом, построенный на логических элементах И, И-НЕ и ИЛИ. Схема этого узла при наличии на его (и+1) входах определенной кодовой комбинации, соответствующей наличию логических сигналов на М из й=2 входах шифратора, выдает логические сигналы на М своих выходах, начиная с первого своего выхода. Устройство содержит также два механических переключателя и пропускатель логических сигналов с входом запрета.С помощью первого переключателя сигнальный вход пропускателя подключается к тому выходу декодирующего узла,который выдает логический сигнал при условии, что не менее чем на М иэ й=2 н входных каналов шифратора поступают логические сигналы. Таким образом устанавливается нижняя граница селектируемой кодовой комбинации. С помощью второго переключателя вход запрета пропускателя логических сигналов подключается к тому выходу де-кодирующего узла, который выдаетсигнал при условии, что на (М+К) нзй входных каналов шифратора поступают логические сигналы, Такнм образом устанавчивается верхняя границаселектируемой кодовой Комбинации (2(.Недостатки известного устройствазаключаются в необходимости использования в каждом конкретном случае специфических схемных решений при построении схемы декоднрующего узла, впоявлении на выходе порогового детектора неверных импульсов короткойдлительности по время переходныхсостояний на выходах кодировщика. Вто же время задание границ кодовой 15комбинации с помощью механическихпереключателей является существеннымнедостатком как с точки зрения обеспечения необходимой помехоустойчивости устройства (в случае анализа 20наносекундных импульсов), так с точки зрения обеспечения надежной работыустройства.Кроме того, недостатком являетсяотсутствие возможности задания границкодовой комбинации программным путем.Цель изобретения - повышениепомехозащищенности устройства и расширение его области применения засчет заданий границ кодовых комбинаций программным путем.Поставленная цель достигается тем,что в устройстве, содержащем шифратор, два селектора-мультиплексора,каждый из которых состоит из элементов И, ИЛИ, ИЛИ/ИЛИ-НЕ, причемкаждый 1-й информационный вход селектора-мультиплексора, где 1 = 1,2,и, соединен с первым входом 1-го элемента И, выход каждого из которыхподключен к 1-му входу элемента ИЛИ, 40выход которого соединен с выходомселектора-мультиплексора, )-й адресный вход селектора-мультиплексора,где 1 = 1,2а, а = од 1 и, подключен .к входу )-го элемента ИЛИ/ИЛИНЕ, причем прямой выход каждого=,-ых элементов И, инверсный выход каждого 1-го элемента ИЛИ/ИЛИ-НЕ подключен к (1+2)-ым входам ( + 1,55и и2 Р )(.+1 и) -го элементовИ, вход синхронизации селектора-мультиплексора соединен через элемент НЕс (а+1)-ми входами элементов И, источник единичной логической константы, элемент И, элемент запрета,двегруппы элементов И, два задатчикаграниц кодовых комбинаций, к-Ц выход первого задатчика границ кодо вый комбинаций, где к = 1,2(и), соединен с первым входом к-го элемента И первой группы, выход каждого к-го элемента И подключен к второму входу (к+1)-го элемента И первой группы и к-му информационному входу первого селектора-мультиплексора, каждый к-й выход второго задатчика границ кодовых комбинаций, где к = 1,2(и), соединен с первым входом к-го элемента И второй группы, выход каждого к-го элемента И второй группы подключен к второму входу (к+1) элемента И второй группы и к-му входу второго селектора-мультиплексора, вторые входы первых элементов И первой и второй групп соединены с выходом источника единичной логической константы, информационные входы устройства соединены с входами шифратора, каждый 1-й выход которого, где )=1,2а, подключен к 1-ым адресным входам первого и второго селекторов-мультиплексоров, а+1 выход шифратора соединен с и-ми информационными входами селекторов-мультиплексоров, выход первого селекторамультнплексора подключен к информационному входу элемента запрета и первому выходу устройства, выход второго селектора-мультиплексора соединен с первым входом элемента И, втброй вход которого подключен к.управляющему выходу второго задатчика границ кодовых комбинаций, а выход - к второму выходу устройства и управляющему входу элемента запрета, выход которого соединен с третьим . выходом устройства, вход синхрони- . зации устройства подключен к входам синхронизации селекторов-мультиплексоров.На чертеже представлена блок-схема.устройства для случая и = 8, а = 1 оуи = 3.Устройство содержит 2 -входовой (а=3) шифратор 1, к а входам которого в порядке возрастания .их разрядности подключены а адресных входов однотипных селекторов-мультиплексоров 2 и 3. Нулевые информационные входы мультиплексоров 2 и 3 связаны с (а+1)-м (старшим) выходом шифратора 1, а к каждому из оставшихся (21 и)=7 информационным входам мультиплексоров 2 и 3 подключены две группы логических элементов 4 и 5 И так, что, один из сигнальных выходов последнего (седьмого) в каждой из этих групп логических элементов 4 и 5 И подключен к источнику 6 постоянного уровня логической "1"., Остальные сигнальные входы первой группы логических элементов 4 И в линейном. порядке подключены к (2 -1)7 выходным клемФмам задатчика 7 нижней границы кодовой комбинации, а к (2-1)=7 выходным клеммам задатчика 8 верхнейграницы кодовой комбинации подключеныостальные сигнальные входы логических элементов 5 И. Выход мультиплексора 2 связан с сигнальным входомэлемента 9 запрета, к входу запретакоторого подключен выход мультиплексора 3.При этом выход мультплексора 3 может быть связан с входом запретаэлемента 9 через элемент 10 И, второй сигнальный вход которого можетбыть подключен к восьмой 2 щ-й выходной клемме задатчика 8, а стробируемые входы с мультиплексоров 2 и 3связаны непосредственно.Устройство работает следующимобразом,Границы селектируемой кодовой комбинации ("окно") устанавливаютсяпутем подачи от задатчиков 7 и 8уровнялогического "0" на одну изсвоих соответствующих выходных клемм, 20что приводит к блокировке всех предшествующих, кроме нулевого, младшихпо весу информационных входов каждогоиз мультиплексоров 2 и 3, При появлении на выходах шифратора 1 определенной кодовой комбинации, котораяможет "отпереть" тот информационныйвход мультиплексора 2, на которыйпринудительно не подан уровень логического "0", на .выходе мультиплексо- ЗОра 2 выделяется сигнал логической"1". Этот сигнал передается на выход устройства, если на вход запретаэлемента 9 непоступает сигнал ".1"от мультиплексора 3, т.е. если данная З 5кодовая комбинация (двоичный код)шифратора 1 не превосходит напередзаданную задатчиком 8 верхнюю границу "окна" селектируемых комбинаций,Задание предельно верхней границыселектируемой комбинации осуществляется путем подачи от задатчика 8 уровня "0" на сигнальный вход последнегов группе элемента 5 И. При этом,за исключением нулевого информационного входа мультиплексора 3, блокируются все остальные его информационные входы. тогда все знаковые комбинации, которые выдаются шифратором1 на адресные входы мультиплексора3 не приводят к срабатыванию мульти рплексора 3 и, следовательно, к блокировке элемента 9 запрета.Мультиплексор 3 выдает сигнал запрета только в том случае, когдаодновременно на все Н входов шифратора 1 поступают логические сигнапы.Для случая в=8, щ = од,1 п = 3 .это приводит к появлению на выходахшифратора 1 двоичного кода 1000.Благодаря подаче в этом случае наадресные входы М мультиплексора 3 60кодовой комбинации 000, дается разрешение на пропуск сигнала "1" нулевого информационного входа мультиплексора 3, что приводит к блокировке элемента 9 запрета. 65 . Когда необходимо зарегистрировать только те кодовые комбинации, которые соответствуют одновременному поступлению сигналов на все й входов шифратора 1, подобным образом от задатчика 7 на сигнальный вход последнего в группе элемента 4 И подается уровень "0", а Мультиплексор 3 блоки,руется, например, путем подачи от задатчика 8 уровня фО" на вход элемента 10 И. В тех случаях 1 когда необходимо выключить устройство, уровни "0" подаются на одноименные клеммы задатчиков 7 и 8.Уровень помех на выходе устройства практически полностью падает до пренебрежимой величины.Противофазные выходы мультиплексоров 2 и 3 взаимно подавляют передачу на выход устройства неверных импульсов короткой длительности во время переходных состояний на выходе шифратора 1, а фиксация границ селектируемых комбинаций не связана с необходимостью коммутации сигнальных цепей в передающем тракте самого детектора, благодаря чему резко возрастает надежность устройства и существенно упрощается технология его изготовления.Поскольку задание нижней и верхней границ от. задатчиков 7 и 8 производится в линейном позиционном коде, эта операция может осуществляться не только с помощью механического переключателя, но и с помощью в-разрядного дешифратора 2 различных команд, задаваемых ЭВМ уже в двоичном кое, . что расширяет область применения устройства.Изобретение обеспечивает компактную реализацию на его основе программно-управляемых многоканальных мажоритарных наносекундных схем совпадений с цифровым отбором в стандарте КАМАК.Формула изобретенияУстройство для сравнения кодов,содержащее шифратор, два селекторамультиплексора, каждый из которыхсостоит из элементов И, ИЛИ,ИЛИ/ИЛИ-НЕ, причем каждый -й информационный вход селектора-мультиплексора, где= 1,2п, соединен с .первым входом -го элементаИ,. выход каждого из которых подключен к -му входу элемента ИЛИ, выход которого соединен с выходом селектора-мультиплексора, )-й адресный вход селектора-мультиплексора,где ) = 1 2а, а = одп 1,подключен к входу )-го элементаИЛИ/ИЛИ-НЕ, причем прямой выходкаждого -го элемента ИЛИ/ИЛИ-НЕ сое( + ю2,,2 и-, + 1 гфи)" го элементов И, вход синхронизации ,селектора-мультиплексора соединен 1 О через элемент НЕ с (в+1)-ми входами элементов И, источник единичной логической константы, элемент И; элемент запрета, две группы элементов И, два задатчика границ кодовых комбинаций, к-й выход первого задатчика границ кодовых комбинаций, где к = 1,2 (и), соединен с первым входом к-го элемента. И первой группы, выход каждого К-го элемента И подключен к20 второму входу (к+1)-го элемента И первой группы и к-му информационному входу первого селектора-мультиплексора, каждый к-й выход второго зацатчика границ кодовых комбинаций, где к = 1,2(и), соеди нен с первым входом к-го элемента И второй группы, выход каждого к-го элемента И второй группы подключен к второму входу (к+1) элемента И второй группы и к-ому входу второго се- ЗО лектора-мультиплексора, вторые входы первых элементов И первой и второй групп соединены с выходом источника единичной логической константы, о т,л и ч а ю щ е е с я тем, что, сцелью повышения помехозащищенностиустройства и раоширения области егоприменения за счет задания границкодовых комбинаций программным путем,в нем информационные входы устройства соединены с входами шифратора,каждый 1-й выход которого, где3 1,2в, подключен к.)-ым адресным входам первого и второгоселекторов-мультиплексоров, а+1 выход шифратора соединен с и-ми информационными входами селекторов-мультиплексоров,выход первого селекторамультиплексора подключен к информационному входу элемента запрета ипервому выходу устройства, выходвторого селектора-мультиплексора соединен с первым, входом элемента И,второй вход которого подключен куправляющему выходу второго задатчика границ кодовых комбинаций,а выход - к второму выходу устройства иуправляющему входу элемента запрета,выход которого соединен с третьимвыходом устройства, вход синхронизации .устройства подключен к входамсинхронизации селекторов-мультиплексоров,Источники информации,принятые во внимание при экспертизе1. 1 ЕЕЕ Тгаиь ои йцсеаг М, 5 с1972, Р 1, р. 526, 19. 8,2. Басиладзе С.Г. и Гвоздев В.М.ПТЭ, 1974, Р б, с. 79, рис.З (про,тотип).745 Подписное дарственного комитета ССС зобретений и открытий Ж, Раушская наб., д.