Устройство для кодирования циклических кодов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ЕНИ ЬИЬЛЙОП-КА ТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАНИЕ ИЗ(56) 1. Питерсон У., Уэлдон Э, Коды исправляющие ошибки, М., "Мир", 1976, с. 252, фиг.81.2, Авторское свидетельство СССР В 510782, кл. Н 03 К 13/02, 1974 (прототип).(54)(57) 1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЦИКЛИЧЕСКИХ КОДОВ, содержащее блок памяти, выходы разрядовкоторого подключены к первым входам Ксумматоров по модулю два, к вторым входам которых, а также к входу первого разряда информационного регистра подключен выход К-го сумматора по модулюьдва, первый вход которого является входом устройства, а выходы Ксумматоров по модулю два подключены к остальным входам информационного регистра, выходы разрядов которого подключены к соответствующим входам блока памяти и являются выходами устройства, о т л и ч а ю щ е е с,я тем, что, с целью уменьшения времени кодирования, в него введены последовательно соединенные регистр кода полинома, блок выбора старшего раэр да кода полинома, блок элементов И и элемент ИЛИ, выход которого под,ЯО.1083385 А ЗШ) Н 041/10 ь Н 03 К 13/02 ключен к второму входу К -го сумматора по модулю два, при этом выходы разрядов регистра кода полинома подключены к управляющим входам Ксумматоров по модулю два, первые входы которых объединены с вторыми входами блока элементов И.2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что каждый Мсумматор по модулю два выполнен в виде последовательно соединенных первого элемента И, первый вход которого является первым входом каждого из Ксумматоров по модулю два, первого элемента НЕ, второго элеменР та И и элемента ИЛИ, выход которого Е является выходом каждого из К.-1 сумматоров по модулю два, а также второго элемента НЕ, вход которого( является вторым входом каждого из Ксумматоров по модулю два и объе- ЯЪЮ динен с вторым входом второго элемента И, выход второго элемента ПЕ подключен к первому входу третьего фэлемента И, второй и третий входыкоторого являются первым и управляю 1 щим входами каждого из К.-1 сумматоров по модулю два соответственно, причем управляющий вход каждого из, Ксумматоров по модулю два соединен с вторым входом первого элемента И, а выход третьего элемента И подключен к,второму, входу элемента ИЛИ.Изобретение относится к электросвязи, в частности к технике передачи данньй, и может быть использовано в групповых устройствах передачи данных, предназначенных для передачи информа ции большому числу абонентов по каналам передачи данных, в которых повышение достоверности передаваемой информации обеспечивается посредством применения различных циклических кодов.Известно устройство для кодирова" ния циклических кодов, построенное в виде сдвигового регистра со встроенными сумматорами по модулю два 13.15Недостатком устройства является сложность его перестройки при смене полинома циклического кода.Наиболее близким по технической20сущности и достигаемому результатук предлагаемому является устройстводля кодирования циклических кодов,содержащее блок памяти, выходы разрядов которого подключены к первымвходам Ксумматоров по модулю два,к вторым входам которых, а также квходу первого разряда информационногорегистра подключен выход К-го сумма;тора по модулю два, первый вход которого является входом устройства, авыходы Ксумматоров по модулю дваподключены к остальным входам информационного регистра, выходы разрядовкоторого подключены к соответствующим входам блока памяти и являются 35выходами устройства2 ),Недостатком прототипа являетсябольшое время кодирования при исполь.зовании различных циклических кодов.Цель изобретения - уменьшение 40времени кодирования.Для достижения поставленной цели в устройство для кодирования циклических кодов, содержащее блок памя ти, выходы разрядов которого подключены к первым входам Ксумматоров по модулю два, к вторым выходам которых, а также к входу первого разряда информационного регистра подключен выход К-го сумматора по модулю два, первый вход которого является входом устройства, а выходы Ксумматоров по модулю два подключены к остальным входам информационного регистра, выходы разрядов. которого подключены к соответствующим входам блока памяти и являются выходами устройства, введены последовательно соединенные регистр кода полинома, блок выборастаршего разряда кода полинома, блокэлементов И и элемент ИЛИ, выходкоторого подключен к второму входуК-го сумматора по модулю два, приэтом выходы разрядов регистра кодаполинома подключены к управляющимвходам Ксумматоров по модулю два,первые входы которых объединены свторыми входами блока элементов И.При этом каждый из Ксумматорпо модулю два выполнен в виде последовательно соединенных первого элемента И, первый вход которого является первым входом каждого из К сумматоров по модулю два, первогоэлемента НЕ,второго элемента И иэлемента ИЛИ, выход которого являетсявыходом каждого из К"1 сумматоров помодулю два, а также второго элементаНЕ, вход которого является вторымвходом каждого из Ксумматоров помодулю два и объединен с вторым входом второго элемента И, выход второго элемента НЕ подключен к первомувходу третьего элемента И, второй итретий входы которого являются первыми управляющим входами каждого из К сумматоров по модулю два соответственно, причем управляющий вход каждого из Ксумматоров по модулю двасоединен с вторым входом первогоэлемента И, а выход третьего элемента И подключен,к второму входу элемента ИЛИ.На Фиг.1 приведена структурнаяэлектрическая схема устройства длякодирования циклических кодов; наФиг.2 - схема каждого из Ксумматоров по модулю два,Устройство для кодирования циклических кодов содержит блок 1 памяти с К-разрядными ячейками памяти, информационный регистр 2 ввода-вывода информации, блок 3 из Ксумматоров по модулю два, сумматор 4 по модулю два, элемент ИЛИ 5, блок 6 элементов И, блок 7 выбора старшего разряда кода полиномФ, регистр 8 кода полинома. Кроме того, каждый из Ксумматоров по модулю два содержит элемент ИЛИ 9, элементы И 10, 11, 12 и элементы НЕ 13 и 14,Блок памяти предназначен для хранения промежуточных и окончательных результатов деления информации на образующий полином для каждого канала. Количество ячеек в блоке 110833 Если член Х: присутствует в формуле образующего полинома (т,е. коэффициент в формуле при этом члене не равен нулю), то единица записывается и -й разряд ячейки регистра 8 кода полинома. Исключение состав ляет член Х , для которого не преодусмотрен разряд в ячейке регистраФ так как формуле любого образующего памяти равно числу 3 Ъ подключенных к устройству для кодирования каналов. Разрядность всех ячеек блока 1 памяти, а также информационного регистра 2 равна К - максимальному показателю степени из степеней всех образующих полиномов, используемых всеми абонентами, которым устройство для кодирования передает информациюИнформационный регистр 2 служит 10 1 для кратковременного хранения промежуточного или окончательного резуль 1 гата деления на полином перед записью в блок 1 памяти. Блок 3 из Куправляемых сумматоров по модулю 15 два предназначен для осуществления деления на полином кода комбинации, хранящейся в тл" или иной ячейкеблока 1 памяти.Блок 7 выбора старшего разряда 20 кода полинома, Кэлементов И и элемент ИЛИ 5 обеспечивают обратную связь с нужного выхода блока 1 памяти на вход сумматора 4 по модулю два.Если входы блока 7 выбора старше го разряда кода полинома обозначить буквами Х,ХгХ, а выходы - У 1,У 2 . Ук (выход У. соответствует входу Х,:, то зависимость выходных сигналов от входных описывается сле" дующими формулами: У 1 = У 1Уг = Х 1 хгУ, = х, х х,х, (1)у, = Р хгххгде точка в равенствах означает конъюнкцию. 40Устройство работает следующим образом.Перед началом кодирования очередной кодовой комбинации циклического кода для передачи некоторому абоненту 45 в регистр 8 кода полинома записывается код полинома циклического кода, используемого при обмене с данным абонентом. 854полинома коэффициент при этом члене не равен нулю.Единица в каком"либо разряде этого кода поступает на управляющий вход ,соответствующего (включенного между одноименными разрядами регистра 8 кода полинома и выходами запоминающего блока 1 памяти) сумматора по модулю два блока 3 и включает его. Включенный сумматор складывает по модулю два значение информации с соответствующего выхода блока 1 памяти и с выхода сумматора 4 по модулю два. В случае нуля в разряде кода на выходе регистра 8 кода полинома соответствующий сумматор по модулю, два блока 3 работает не как сумматор, а как вентиль, который пропускает 1 без изменения значения информации с соответствующего выхода блока 1 памяти на вход информационного ре-, гистра 2. Таким образом, работа каждого управляемого сумматора по модулю цва блока 3 может быть описана следующимобразом: если Х .= О, то У = Х 1,еслиХ = 1, тоУ=Х 10+Х ь где О+ означает сумму по модулю 2.Вследствие поступления кода с выхода регистра 8 кода полинома на , вход блока 7 выбора старшего разряда кода полинома на определенном выходе блока 7 появится единица, так что, если в регистре 8 записан код, в котором 1- это старший разряд, содержащий единицу (во всех разрядах старше 1 содержатся только нули), единица будет только на 1-ом выходе блока 7 выбора старшего разряда кода поли- нома, а на остальных выходах - нули. Эта единственная единица через соответствующий элемент И блока 6 и элемент ИЛИ 5 подключит к сумматору 4 по модулю два 1-й выход блока 1 памяти.После подключения к сумматору 4 по модулю два нужного выхода блока 1 памяти дается сигнал "Чтение ЗБ" (такт Т 4). Считывание информации производится по адресу, соответствующему номеру обслуживаемого канала.Считанная из блока 1 памяти информация записывается сигналом "Запись в Рг 2" (такт Т 5) в информационный регистр 2, предварительно подвергаясь изменению в блоке 3 сумматоров по модулю два так, что в информационный регистр 2 записывается сумма по моду 1083385лю два информации с выхода сумматора 4 по модулю два и соответствующих разрядов считанной из блока 1 памяти информации.Следующая операция - запись ин- формации иэ информационного регистра 2 в блок 1 памяти по сигналу "Запись в ЗБ" (такт Тб), Информация с выхода информационного регистра 2 без изменения записывается в ту же ячейку блока 1 памяти, откуда производилось считывание информации.Таким образом, за 7 тактов Т 1 Т 7) работы устройствапроисходит кодирование одного битаинформации и запоминание промежуточного результата. Окончательный результат кодирования по какому-либо каналу- проверочные разряды для щ -разрядного информационного сообщения - получают на информационном регистре 2 через э циклов подключение данного канала к устройству для кодирования, 5 Полученные проверочные разряды выдаются с выхода информационного регистра 2 в передающее устройство, которое передает их в канал передачи данных вслед за информационными раз О рядами.Предлагаемое устройство позволяетпроизводить смену вида производящего полинома быстро, без изменения схемы соединений, что уменьшает среднее время кодирования заданным ансамблем циклических кодов, каждый из которых используется при передаче информации заданной группе абонентов, обслуживаемых групповым устройством передачи 20 данных.1083385Составитель С. Осмоловский Редактор В. Петраш Техред Т.Дубинчак Корректор А, ГриценкУ Заказ 3112 Тираж 635. Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035 Москва Ж, Раушская наб., д, 4/5 пал ППП "Патент", г. Ужгл. Проектная,