Сумматор кодов с иррациональным основанием

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 91 сггг 2 А ЗсЮ С 06 Р 7/4 О НИЕ ИЗОБРЕТЕН ОМУ СВИДЕТЕЛЬСТВ Н АВТ вход третьего элемента ИЛИ корректирующего узла соединен с первым входом второго элемента И корректирующего узла, а его выход подключен к третьему входу одноразрядного сумматора того же разряда, о т л и - ч а ю щ и й с я тем, что, с целью расширения области применения за . счет суммирования кодов с произвольной разрядностью, в корректирующий узел введены третий элемент И, первый и второй элементы НЕ, а каждый разряд содержит дополнительно эле, мент НЕ, элемент И и элемент ИЛИ, первый вход третьего элемента И кор.ректирующего узла соединен с выходом первого элемента НЕ корректирующего узла, второй вход третьего элемента И корректирующего узла соединен сыходом второго элемента НЕ того.И.Ч к ий инстехниче 53) 681.325 (088.56) 1. Авторское840891, кл, С 06 тво СССР978. идетел 7/49,2. А 9 57089 тотип) . о СС975 ское св л. С 06 тел 7/49 леменй входющего в ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ(54)(57) СУММАТОР КОДОВ С ИРРАЦИОНАЛЬНЫМ ОСНОВАНИЕМ, содержащий в каждом разряде одноразрядный сумматори корректирующий узел, который содержит два элемента И и три эта ИЛИ, причем первый и второ ыпервого элемента И корректируузла .-го разряда (1 = 1,2п)соединены с соответствующими разрядами входов первого и второго слагаемых сумматора кодов с иррациональным основанием, а его выход соединен с первым входом первого элемента ИЛИ корректирующего узла, выход которого соединен с первым входом одноразрядного сумматора тогоже разряда, первый вход второго. элемента И корректирующего узла соединен с выходом переноса одноразрядного сумматора (х)-го разряда,первый вход второго элемента ИЛИкорректирующего узла соединен с первым входом первого элемента И корректирующего узла, а его выход подклюмчен к второму входу одноразрядногосумматора того же разряда, первый же узла, выход третьего элемента Икорректирующего узла подключен квторому входу первого элемента ИЛИтого же узла, третий вход первогоэлемента И корректирующего узла соединен с первым входом второго элемента И корректирующего узла, второйвход второго элемента И корректирующего узла соединен с вторым входомпервого элемента И корректирующегоузла и с вторым входом третьего элемента ИЛИ того же узла, выход второгб элемента ИЛИ корректирующего узласоединен с вторым входом второго элемента ИЛИ того же узла, выход переноса одноразрядного сумматора х-горазряда соединен с третьим входомтретьего элемента И корректирующегоузла (г.-2)-го разряда, с входом элемента НЕ (г.-2)-го разряда, первымвходом элемента И (-1)-го разряда10831 и вторым входом элемента И -го разряда, третий вход которого соединен с выходом элемента НЕ -го разряда, выход элемента И д-го разряда соединен с входом первого элемента НЕкорректирующего узла (-1)-го разряда и с входом второго элемента НЕ корректирующего узла (ь)-го разря 82да, а также с первым входом второго элемента ИЛИ -го разряда, второй вход которого соединен с выходом суммы одноразрядного сумматора того же разряда, а выход соединен с -м разрядом выхода суммы сумматора кодов и иррациональным основанием.15 Изобретение относится к вычислительной технике и может быть использовано в арифметических установкахЭВМ, осуществляющих параллельноесуммирование чисел, представленных в 5кодах с иррациональными основаниями,Известен параллельный сумматоркодов фибоначчи, содержащий два регистра, блок нормализации, блокэлементов И, блок контроля, блокопределения окончания суммирования и шину управления 1.Недостатками данного сумматораявляются сложность конструкции инизкое быстродействие.Известен также комбинационный сумматор кодов с иррациональным основаниемсодержащий в каждом разряде одноразрядный сумматор и корректирующий узел, который включает два20 элемента И и три элемента ИЛИ, причем первый и второй входы первого элемента И корректирующего узла -го разряда (Е = 1,2п) соединены с соответствующими разрядами первой и второй входных шин сумматора кодов с иррациональным основанием, а его выход - с первым входом первогоэлемента ИЛИ корректирующего узла, "выход которого подключен к первому входу одноразрядного сумматора того же разряда первый вход второго элемента И корректирующего узла соединен с выходом переноса одноразрядного сумматора (-го)-го разряда, первый вход второго элемента ИЛИ корректирующего узла соединен с первым входом первого элемента И корректирующего узла, а его выход подключен к второму входу одноразрядного сумма тора того же разряда, первый вход третьегоэлемента ИЛИ корректирующего узла соединен с первым входом второго элемента И корректируюЩегоузла а его выход подключен к третье 7му входу одноразрядного сумматоратого же разряда 2 Д .Недостатком известного сумматораявляется ограниченность областиего применения за счет невозможностисуммирования кодов с произвольнойразрядностью так как разрядностьсуммируемых йм кодов ограничена восемью разрядами.Цель изобретения - расширениеобласти применения сумматора кодов с иррациональным основанием за счет суммирования колов с произвольной разрядностью.ЪУказанная цель достигается темчто в сумматоре кодов с иррациональным основанием, содержащем в каждомразряде одноразрядный сумматор икорректирующий узел, который содержит два элемента И и три элементаИЛИ, причем первый и второй входыпервого элемента И корректирующегоузла -го разряда ( 1,2п)соединены с соответствующими разряда"ми входов первого и второго слагаемых сумматора кодов с иррациональным основанием, а его выход соединенс первым входом первого элементаИЛИ корректирующего узла, выход которого соединен с первым вхрдом одноразрядного сумматора того же разрядапервый вход второго элемента И корректирующего узла соединен с выходом переноса одноразрядного сумматора (-1)-го разряда, первый вход второго элемента ИЛИ корректирующего узла соединен с первым входом первого элемента И корректирую,щего узла, а его выход подключен к второму входу одноразрядного сумма3182 1Сумматор (фиг.1) содержит входы1-4 первого слагаемого, входы 5-8второго слагаемого, корректирующиеузлы 9-12, одноразрядные сумматоры13-16, непосредственно выполняющиеоперацию суммирования, элементы НЕ17-20, элементы И 21-24, служащиедля формирования сигналов запретараспределения переноса со стороны0 старших разрядов, и элементы ИЛИ25-28, предназначенные для формирования сигналов суммы двух слагаемых,Одноразрядные сумматоры содержатвыходы 29-32 переносов и выходы5 33-36 суммы,Корректирующий узел (фиг,2) содержит входы 37-42, элементы НЕ 43 и 44, И 45-47 и ИЛИ 48-50. Выходыкаждого корректирующего узла подключены к входам одноразрядного сумматора того же разряда.Сумматор работает. следующим образом.Код первого слагаемого через вхо 5 ды 1-4 первого слагаемого сумматорапоступает на входы 37 первого.слагае-.мого узлов 9-12 соответственно.Для пояснения работы корректирующего узла введем следующие обознаения: а - вход 37 первого слагаемо. го; Ь. - вход 38 второго слагаемого;с - вход 39 переноса со сторонымладших разрядов; й - вход 40 переноса со стороны старших разрядов;е и й - входы 41 и 42 запрета распространения переноса со стороныстарших разрядов соответственно.Тогда корректирующий Узел реализует следующие логические функции 3 108тора того же разряда, первый входтретьего элемента ИЛИ корректирующего узла соединен с первым входомвторого элемента И корректирующегоузла, а его выход подключен к третьему входу одноразрядного сумматоратого же разряда, з корректирующийузел введены третий элемент И, первый и второй элементы НЕ, а каждыйразряд содержит дополнительно элемент НЕ, элемент И и элемент ИЛИ,первый вход третьего элемента Икорректирующего узла соединен с выходом первого элемента НЕ корректирующего узла,.второй. вход третьего эле 1мента И корректирующего узла соединен с выходом второго элемента НЕтого же узла, выход третьего элемен-та И логического. корректирующего узла подключен к второму входу первого 0элемента ИПИ того же узла, третийвход первого элемента И корректирую- .щего узла соединен с первым входомвторого элемента И корректирующегоузла,.второй вход второго элементаИ корректирующего узла соединен свторым входом первого элемента Икорректирующего узла и с.вторым входом третьего элемента ИЛИ того жеузла, выход второго элемента ИЛИ3корректирующего узла соединен с вторым входом второго элемента ИЛИ того:же узла, выход переноса одноразрядного сумматора -го разряда соединенс третьим входом третьего элементаИ корректирующего узла (д"2)-горазряда, с входом элемента НЕ (1-2)-, "го разряда, первым входом элементаИ (д)-го разряда и вторым входомэлемента И 1-го разряда, третийвход которого соединен с вь 1 ходом 40элемента НЕ -го разряда, выход элемента И -го разряда соединен с входом первого элемента НЕ корректирующего узла (1-1)-го разряда и с входом второго элемента НЕ корректирую Ищего узла (1-1)-го разряда, а также.с первым входом второго элементаИЛИ 1-го разряда, второй вход которого соединен с выходом суммы однораз"рядного сумматора, того же разряда, .50а выход соединен с -м разрядом вы-.хода суммы сумматора кодов с ирра.циональным основанием,На фиг. 1 представлена структурная схема четырех разрядов сумматора 55кодов с иррациональным основанием,на фиг. 2 - функциональная схема ло"гического корректирующего узла,А = а Ч Ьс7В =Ъ Чс3С = аЪс Ч деЕгде. А - логическая функция, реализуемая элементами И 45 иИЛИ 48;В - логическая функция, реализуемая элементом ИЛИ 49;С - логическая функция, реализуемая элементами НЕ 44 и 43И 46 и 47 и ИЛИ 50. Сигналыс выходов логических узлов 9-12 поступают на входы одноразрядных сумматоров 13-16 соответственно, на выходах 33-36 которых формируются сигналы промежуточной суммы, а на выходах 29"32 - сигналы1083182 20 Десятичныйэквивалент Примечания Весаразрядов 1 8 5 3 21 13 1-е слагаемое О 1 О 1 ОО 1 О 2-е слагае аспространениеереносов О О Сигналы запрет О 1 О ежуточн.Окончательный результат О 6 промежуточных переносовПри возникновении сигналов переноса в двух соседних разрядах и отсутствии переноса в старшем соседнем к ним разряде на выходе элементов И 21-24 соответствующих разрядов появляются сигналы запретов переноса, которые запрещают поступление переноса на, вход одноразрядных сумматоров соответствующих младших разрядов,Сигналы запретов с выходов элементов И 21-24 и сигналы с выходов 33-36 сумматоров 13-16 поступают иа входы элементов ИЛИ 25-28, на выходах которых Формируется окончательный результат суммирования.Промер сложения чисел 51 и 45 с учетом запретов переноса. приведен в таблице.В предлагаемом сумматоре наличие элементов ВК 7-.20 и Н 21-24, соедииеиник с внходаии 29-32 переносов однораэридньа сумматоров 13-16., позволяет обнаруживать появление двух старших соседних переносов и запретить их прохождение через соответствующие логические узлы 9-12на входы одноразрядных сумматоров13-16. Наличие элементов ИЛИ 25-28позволяет произвести свертку двухстарших соседних переносов в соответствующий разряд, При сложении чиселс разностью больше восьми возможнопоявление двух соседних переносов,В известном сумматоре это можетпривести к появлению четырех единичных сигналов на входе узлов 9-12определеннык разрядов и к неправильной работе устройства. В предлагаемом сумматоре вырабатывается сигналзапрета прохождения двух соседнихпереносов на входы узлов 9-12 и производится свертка их в соответствующие разряды.Таким образом, введение дополнительных элементов и связей позволяетосуществлять суммирование кодовпроизвольной разрядности, что существенно расширяет область примененияпредлагаемого сумматора,1083182 Редактор И.Рачкули Подпис Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Заказ 1754/42 ВНИИПИ по 113035, Иосудар ам изо ва, ЖСоставитель А.СтепановТехред А.Бабинец Корректор И.Иус Тираж 699 твенного комитета СССР ретений и открытий 5, Раушская наб.д. 4