Устройство для преобразования кодов в системе передачи данных

СО)ОЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК09) .03)151) С 08 С 19/2ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИИ(21) 3436044/18-24 выходы третьего регистра через де(22) 07.05.82 шифратор соединены с входами цифро(46) 15.04.84. Бюл, 9 14 аналогового преобразователя, выход(72) Ю. П. Зубков, В. И. Ключко, которого соединен с первым входомЮ, И, Николаев и В. Е. Петухов первого ключа, выход первого ключа(53) 621,398 088.8)соединен с первым входом второго клю(56) 1. Авторское свидетельство СССР ча, выход которого соединен с выхоВ 281897, кл. С 06 Р 5/02, 1968.дом устройства, выход преобразовате-2. Авторское свидетельство СССР ля двоичного кода в код постоянногоУ 982055, кл. 6 08 С 19/28, 1981 . веса соединен через первый элемент(прототип),задержки с вторым входом второго клю(54)(57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВА-ча и непосредственно с первым входомНИЯ КОДОВ В СИСТЕМЕ ПЕРЕДАЧИ ДАННЬИ, элемента ИЛИ, выход элемента ИЛИ сосодержащее первый регистр, вход кото- единен с первым входом первого элерого является первым входом устройст" . мента И, второй вход которого подва, выход соединен с входом распреде- ключен к второму входу устройствалителя, первый выход которого соеди- выход - к первому входу счетчика,нен с входом преобразователя двоично- выход счетчика соединен с вторым вхого кода в код постоянного веса, : дом элемента ИЛИ, вторым входом втоо т л и ч а ю щ е е с я тем, что, с рого регистра и первым входом четверцелью повышения помехоустойчивости . того регистра, первые выходы четверустройства, в него введены второй, того регистра соединены с вторымитретий и четвертый регистры, счетчик, входами счетчика, второй выход черездешифратор, цифро-аналоговый преобра- . элемент НЕ - с третьим входом счетзователь первый и второй ключи чика, третий выход через второй элепервый Й второй элементы задержки, мент задержки - с первым входом вто- .первый и второй .элементы И, элемент . .рого элемента И, второй вход второгоИЛИ и элемент НЕ, второй выход распре элемента И подключен к второму входуделителя соединен с первым входомустройства, выход - к второму входувторого регистра, выход которого со четвертого регистра,и второму входуединен с входом третьего. регистра, , :первого кпюча.Изобретение относится к электросвязи, а именно к устройствам преобразования двоичных безызбыточных кодов в недвоичные избыточные, коды, и может быть использовано в системах автоматического управления, в вычис- лительноР технике, в системах передачи телеметрической информации, а также в модуляторах перспективных систем передачи дискретной информации, ис" Ю пользующих составные многоуровневые сигналы с избыточностью.Известно устройство для перекодирования- разрядного безызбыточного двоичного кода в и-разрядный дво ичный код с постоянным весом У, которое содержит двоичный регистр, селектор старших единиц, преобразователь, выходной двоичный регистр ЦОднако данное устройство не может 20 осуществлять преобразование полного двоичного кода в полный недвоичный код постоянного веса.Наиболее близким по технической сущности к предлагаемому является 25 устройство для передачи кодовых комбинаций постоянного веса, содержащее преобразователь полного двоичного кода в код постоянного веса, а также входной двоичный регистр, выход ко- Зо торого соединен с входом распределителя, подключенного одйим выходом к преобразователю полного двоичного кода в код постоянного веса, выходы которого параллельно подключены к управ.35 лякщим входам соответствующих ключей и первым входам формирователей многоуровневого сигнала, вторые выходы калдого, кроме последнего, формирователя многоуровневого сигнала соединены с первыми входами последующего формирователя многоуровневого сигнала, выходы ключей соединены с соответствующими входами регистра памяти, выход которого соединен с выходом устройства. Достоинство известного устройства определяется его возможностью преобразования полного двоичного кода в недвоичный код постоянно" го веса 12 .Основным недостатком устройства является несовершенство алгоритма фуцкционирования, которое заключается в следующем.В известном устройстве символыМ - значного двоичного безызбь 1 точного кода последовательно счить 1 ваются из первого двоичного регистра. Часть из .них - (К-Х) символов -.преобразуется в и-эначную комбинацию двоичного кода постоянного веса, Р, которая запоминается в выходном двоичном регистре преобразователя полного двоичного кода в двоичный код постоянного веса,Остальные Х = К - (К-Р) двоичных символов последовательно подаются в регистр (это адаптивный регистр), состоящий из и сложных формирователей многоуровневых сигналов, При этом -значные двоичные комбинации разбиваются .наравнозначных двоичных ком" бинаций, состоящих из 1 двоичных символов, каждой из которых ставят в соответствие недвоичный символ., Недостатком алгоритма функционирования известного устройства являетсято, что указанное преобразование осуществляют только после того, как вадаптивный регистр будут записаны все 2 двоичных символов. Т.е, данное преобразование двоичных символов в (ш+1)"ичные есть параллельное. Оно требует большого количества формирователей многоуровневых сигналов, а так же обусловливает наличие функционально пассивных блоков.Большое количество преобразователей определяет высокую сложность, известного устройства, что снижает его надежность.При преобразовании конкретной двоичной 1-зчзчной комбинации в (ш+1)-ичную-значную комбинацию . Функционируют не все Формирователи многоуровневых сигналов, а только р из них. Это обстоятельство и обусловливает наличие функционально пассив.ых блоков. Они не участвуют в преобразовании конкретной двоичной значной комбинации. Их наличие в схе. ме известного устройства приводит к увеличению вероятности ошибочного преобразования, что снижает помехоустойчивость устройства-прототипа,Цель изобретения - повышение помехоустойчивостн устройства за счет перехода от параллельного алгоритма преобразования полного двоичного кода в полный ш-ичный код,Указанная цель достигается тем,что в устройство для преобразованиякодов в системе передачи данных, содержащее первый регистр, вход котооого является первым входом устройства, выход соединен с входом распределителя, первый выход которого соединен с входом преобразователя двоичного кода в код постоянного веса,31086449 4 введены второй т етий и чер четвертый , бинацию постоянного веса р8, Под регистры, счетчик, дешифрато иф ор, ц фр - весом понимается количество ненулеаналоговый преобразователь, первый и вых символов в кодовой комбинации, второй ключи, первый и второй элементы задержкипервый и второй элементы5И, элемент ИЛИ и элемент НЕ, второй блоков: первого (входного) двоично- выхоД распределителя соединен с пер- го РегистРа 1, в который вводится вым входом второго регистра, выход двоичная кодовая комбинация, подле- котоРого соединен с входом третьего , жащая пРеобразованию (его разрядность Регистра, выходы третьего регистра О для рассматриваемого примера и37); через дешифратор соединены .с входами распределителя (переключателя выхоцифро-аналогового преобразователя, дов) 2, котоРый разбивает и37- выход которого соединен с первым вхо Разрядную двоичную кодовую комбинадом первого ключа, выход первого ключа цию "а 1 =9 = 24-разрядную двосоединен с первым входом второго ключа ичную кодовую комбинацию и 1 К) . =ф 5вых од которого соединен с выходом 13-Разрядную комбинацию, а также устройства, выход преобразователя управляет синхронной работой всехпостоянного веса блоков в кодирующем устройствеф соединен через первый элемент задерж образователя 3 5-2) = 13-разрядной ки с вторым входом второго ключа и 20двоичной комбинации полного двоично непосредственно с первым входом эле- го кода в и16-разрядную комбинамента ИЛИ, выход элемента ИЛИ соеди- цию двоичного кода постоянного веса нен с первым, входом первого элемента= 8, состоящего из селектора 4 И, второй вход которого подключен к стаРших единиц, преобразователя 5, второму входу устройства, выход - к п16-разрядного двоичного регистпервому входу счетчика, выход счетчи- Ра 6, в который записывается и храка соединен с вторым входом элемента нится п = 16-разрядная двоичная ко- ИЛИ, вторым входом второго регистра довая комбинация с постоянным весом и первым входом четвертого регистра,8; Й)13-разрядного двоичпервые выходы четвертого регистра ного регистра 7; вычитающего счетчисое динены с вторыми входами счетчика, ка 8, исходное состояние которого30второй выход через элемент НЕ - с равно числУ= 3; элемента 9 И, третьим входом счетчика, третий выход элемента 10 ИЛИ, регистра .11, элеменчерез второй элемент задержки - с та 12 НЕ, элемента 13 И, элемента 14 первым входом второго элемента И,задержки, регистра 15, у которого второй вход второго элемента И под" вход последовательный, а выход парал 35ключен к второму входу устройства лельный; дешифратора 16, преобразую- выход - к второму входу четвертого щего вхоДнойЯ -РазрЯдный Двоичный регистра и второму входу первого код в выходной двоичный позиционныйкод. Количество его выходов равноСущность предлагаемого изобрете = 28 (он может быть выполнен40 - 9ния заключается в том, что преобраэо. в виде обычного матричного дешифрато. ванне Я -разрядной двоичной комбн" Ра) цифро-аналогового преобраэовате. нации (каждой), входящей в состав ля 7, выходной сигнал которого ш Р Э -значной двоичной комбина- ичный (он может принимать ненулевые ции, в т-ичный символ осуществляется 45 значения: 1, 2, 3, ш, и определяется последовательно и с помощью неболь- номером входа элемента, на котором шого количества элементов. имеется входной сигнал, поступающийНа фиг, 1 изображена структурная из дешифратора 16; первого 18 и втоблок-схема устройства; на фиг. 2 - .рого 19 ключей регистра 20 (его разпример выполнения преобразователя; на 50 Ряднс 0 = : 3 = 24 двоичных разфиг, 3 - пример выполнения цифро- Ряд элемента 21 задержки, Длитель- аналогового преобразователя. ность задержки с 1 сигнала в элементеВ качестве примера, поясняющего 14 определяется временем появления сущность изобретения, рассмотрим сигнала на информационном входе ключа устройство для преобразования К = 55 19. Длительность задержки сигналами = 37-разрядной двоичной кодовой ком- . в элементе 21 определяется временем бинации безызбыточного кода в и. появления сигнала на инрана инрармационном16-разрядную (ш+1) = 9-ичную ком" ,входе ключа 8. Преобразователь 5,например, для значности кода постоянного веса равной 5 (постоянный вес равен 2) (фиг. 2) состоит из блока 21 ключей 211-21, блока 22 двоичного последовательно-параллель ного регистра сдвига,он выполнен, например, на ячейках 23 -235 памяти логического блока 24 ( он, например, может быть выполнен на элементах 25-25 НЕ и на элементах 261-26 И 1Опреобразователь 5 работает следующим образом.Пусть, например, на соответствую" .щие параллельные входы преобразователей пять правых входов на фиг. 2) 35 , с выхода селектора 4 старших единиц 3,старшие единицы располагаются справа) подается базовая кодовая комбинация 00011, При этом соответствующие символы записываются в ячейки 2 О 23-23 памяти регистра 22. На один вход потенциальный) элемента 263 И, через элемент 251 НЕ подается сигнал с выхода (потенциального) ячейки 23 памяти, а на второй вход элемента 25 26 И подается сигнал непосредственно с выхода ячейки 232 памяти. На выходе элементов 26 "26 формируются управляющие сигналы для соответст" вукщих ключей 211-213 . В рассматри- ЗО ваемом случае управляющий сигнал будет сформирован только на выходе элемента 26 И. Этот управляющий сигнал закрывает ключ 21, тем самым запрещая прохождение тактовых импульсов на соответствующий вход ячейки 235 памяти. Далее с определенного входа (левого) блока 5 на ячейки 23-234 памяти подаются тактовые импульсы сдвига 3,на ячейки 23 и 232 они по О даются непосредственно, а на ячейки 23 и 23,3 - через открытые в исходном состоянии ключи соответственно 21 и 211. Исходная комбинация 00011 отображается и в регистре 6, Под 45 воздействием укаэанных тактовых импульсов их количество задается в селекторе) осуществляется последовательно продвижение левой единицы влево. Информационный входной сигнал ячейки 23 памяти является также управляющим для селектора. Если он является единичным, то комбинация иэ регистра б считывается на выход.функциональная схема многоуровне- .55 вого цифро-аналогового преобразователя 17 состоит фпг. 2 и 3) иэ элемента 27 ИЛИ, блока 28 (ан, например,может быть выполнен на переменных резисторах 291-29), источника 30 опорного напряжения, блока 31 ключей 3-3113.Преобразователь 17 работает следующим образом.На один из его параллельных входов подается соответствующий выходной сигнал дешифратора 16. Этот сигнал и является управляющим для соответствующего ключа блока 31 ключей, Под действием управляющего сигнала ключ открывается, Через открытый ключ и элемент 27 ИЛИ на выход многоустойчивого преобразователя 17 выдается напряжение источника 30 опорного напряжения. При этом выходное напряжение источника 30 опорного напряжения ослабляется в соответствующее количество раз с помощью блока 28. В результате на выходе преобразователя 17 формируется выходной сигнал определенного уровня по напряжению, т,е. многопороговый сигнал.Для пояснения алгоритма функциони" рования устройства рассмотрим преобразование 33-разрядной комбинации полного двоичного кода0313011100013131111101010300011001010 в и36-разрядную комбинацию (ш+1)9-ичного (ш = 2 = 8) кода с постоянным весом ) = 8, При этом 1 -разрядную комбинацию разбивают на группы символов. Первую из них 2 == 24-разрядную комбинацию1311111010101010001001010 запоминают в промежуточном регистре. Из оставшихся (-У)13-двоичнык символов с помощью преобразователя формируют ц = б-разрядную двоичную кодовую комбинацию постоянного веса р8 0110010101001110 по любому известному алгоритму. Ее запоминают в выходном двоичном регистре преобразователя. После этого начинают последовательно считывать двоичные символы из выходного регистра преобразователя. Первым на его выходе появляется нулевой символ, который не изменяет состояния блоков устройства и на выходе устройства ему ставится в соответствие также нулевой символ. Вторым появляется единичный символ, формирующий 1 = 3 импульса считывания иэ промежуточного регистра и три символа 01024-разрядной двоичной комбинации записывают во второй регистр (его разрядность= 3) 15.Двоичные символы ОО с помощью дешифратора 6 преобразуют в угол выходной позиционный двоичный код01000000, поступающий на вход преобразователя 7. На его выходе формируется соответствующий ненулевой(ш+1)-ичный сигнал, например "2", ко"торый через с "крывающийся в этот момент времени выходной ключ считываютна выход устройства, После этого 1 Оиз выходного регистра преобразователя считывают третий символ - единичный, а из 32 ц-разрядного регистра во второй 9 = 3-разрядный пересылают следующие 3 двоичных символа, 15которые аналогичным образом .преобразуют в выходной ненулевой (в+1)9-ичный символ и т.д, Таким образом, совокупность операций преобразования полного двоичного кода в , 20недвоичный код постоянного веса таже, что и в известном устройстве, нореализуются они не параллельно, апоследовательно. Это позволяет существенно уменьшить объем оборудования. 25Отметим, что последовательная обработка требует увеличения тактовойскорости (частоты следования такто-,вых имиульсов), однако это ограничение реализуемо, 30Устройство работает следующим образом,Подлежащая преобразованию к37-разрядная комбинация полногобызызбыточного двоичного кода вводится в регистр 1 (фиг. 1). Из регистра 1 распределитель 2 направляет13 двоичных символов в регистр преобразователя 3.Селектор 4 старших единиц после" 40довательно фиксирует старшие единицытринадцатиразрядной комбинации и выдает их на преобразователь 5,который вырабатывает сигналы, вызывающиепоследовательное продвижение единиц 45в регистре 6. В результате в регистре 6 формируется и хранится двоичная .кодовая комбинация с постояннымвесом. Вес - это количество едкничных символов, т.е. в8 ячейкахеи 50памяти регистра записаны сигналы "1".Оставшиеся 2 = 24 двоичнцх симво.ла входной комбинации распределителем направляются в промежуточный(третий) двоичный регистр 20, гдезапоминаются и хранятся.Иэ выходного регистра 6 преобразователя 3 считывается первый двоичный символ, Если он нулевой, то никаких изменений в элементах устройства он не производит. Поэтому на выходе устройства будет присутствовать нулевой сигнап.Если же считываемый сигналединичный, то он поступает на,вход эле-мента 14 задержки, где задерживается, и на второй вхбд элемента О ИЛИ. С выхода элемента О ИЛИ сигнал подается на один вход второго элемента 9 И, на другой вход которого поступают тактовые импульсь 1. С выхода эле" мента 9 И сигнал поступает на информа. ционный вход вычитающего счетчика 8уменьшая состояние последнего на "1" (исходное состояние которого= 3 - О 1), Выходной сигнал счетчика:осуществляет сдвиг на один разряд вправо двоичных символов промежуточного регистра 20, тем самым считывая один символ во второй регистр 15, а также ,на информационный вход регистра сдвига. Выходной сигнал счетчика 8 также поступает на первый вход элемента 10 ИЛИ. Этот сигнал проходит, элемент 9 И и поступает на вход счетчика 8, уменьшая его состояние на единицу (оно становится равным "1" - 001), Выходной сигнал счетчика сдвигает на единицу вправо информацию в регистре 20, вследствие чего из него во второй регистр 15 переписывается второй двоичный символ. Выходной сигнал счетчика подается на информационный вход регистра 11, сдвигая уже записанную там "1" во второй разряд, и на первый вход элемента 10 ИЛИ и через элемент 9 И поступает на вход счетчика 8, обнуляя его. При этом выходной импульс счетчика сдвигает информацию в регистре 20; в результате чего в регистр 15 записывается третий двоичный сим" вол.Таким образом, после осуществления указанных операций в регистре 15 записаны три двоичных символа 010, в регистре 1 записаны символы 111. Так как последовательный выход этого регистра 1 потенциальный, то потенциал этой ячейки (выходной ячейки регистра 1) в виде импульса постоянного тока подается на вход элемента 21 задержки,. В это время с помощью дешифратора 16 параллельный двокчный код регистра 15 преобразуется в позиционный код 01000000, т.е. только на втором выходе дешифратора 16 формируется выходной сигнал. Он определяет выходной сигнал "2" преобраэова9 10864 теля 17. При появлении наего выходе ш8-ичного сигнала (или ненулевого (а+1), = 9-ичного) на выходе элемента 21 задержки формируется сигнал, который после прохождения через эле мент И 3 открывает ключ 18 и считывает из регистра 1 двоичный код 7011 исходного состояния для счетчика 8 (элемент 2 НЕ необходим для преобразования кода 111 в код 011),О Выходной символ "2" преобразователя 17 через открытый ключ 18 поступает на информационный вход ключа 9, который в этот момент времени открывается выходным сигналом элемента 14, 5 В результате на выходе устройства появляется сигнал 2и иПосле этого с выхода регистра 6 преобразователя 3 считывается третий символ - единичный, далее описанные 20 операции повторяются, При этом во второй регистр 15 записываются символы 001, которым на выходе ключа 19ставится в соответствие (ш+1) = 9-ичный сигнал "1". 25.Четвертый выходной символ регистра 6 также единичный, Ему на выходе второго ключа соответствует символ 49 10"3"Аналогичным образом преобразуюти другие двоичные символы в в 1 подные.В результате входной 1 = 37-разряд-.ной двоичной кодовой комбинации навыходе кодирующего устройства ставится в соответствие (ш+) = 9-ичнаякомбинация: 0770050204003120, Послеэтого во входной регистр 1 записывается другая двоичная кодовая комбинацияи рассмотренный процесс преобразования повторяется.Предлагаемое изобретение обладаетболее высокими технико-экономическимипоказателями по сравнению с известнымобъектом,Техническое преимущество предлагаемого изобретения по сравнению с базовым объектом заключается в том,что из его схемы исключено большоеколичество многоустойчивых элементови ключей, а также Функционально пассивных блоков, которые обусловливаютсложность схемы в известном устройстве. Так как схема предлагаемого устройства упрощена, то вероятностьошибочной обработки входных кодовыхкомбинаций уменьшена, что повышаетпомехоустойчивость устройства.1086449 Составительктор И. Петрова Техред М.Теп нароваКоррек Зимокос ираж 569Государственног елам изобретений осква, - Ж, Ра исноета СССР ииб., д. ушска атент", г. Ужгород, ул, Проектная,2255(47 ВНИИПИ по 113035, По коми отк