Устройство декодирования зеркальных кодов

ОПИСАНИЕ ИЗОБРЕТЕН Н АВТОР Ю СВИДЕТЕЛЬСТ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И(56) 1. Авторское свидетельство ССУ 674229, кл. Н 04 Ь 1/10, 1978.2, Авторское свидетельство СССРУ 534878, кл. Н 04 Ь 1/10, 1972(54) (57) УСТРОЙСТВО ДЕКОДИРОВАНИЯЗЕРКАЛЬНЫХ КОДОВ, содержащее О -разрядный регистр сдвига, выходы которого через последовательно соединенныеанализатор веса и элемент совпаденияподключены к объединенным первымвходам выходных элементов совпадения,отличающееся тем, что,с целью повьипения точности декодированиязеркальных кодов, в него введены блокмажоритарной обработки, Зп-разрядныйрегистр сдвига, три дополнительных элемента совпадения, элемент ИЛИ,3 и элементов равнозначности, и матрица соединений, при этом выходы Зпразрядного регистра сдвига черезблок мажоритарной обработки подключены к входам п -разрядного регистрасдвига, выходы разрядов которогоподключены к входам анализатора веса, к вторым входа соответствующихвыходных элементов совпадения и кпервым входам соответствующих элементов равнозначности через матрицусоединений, выходы каждых разрядовЗИ-разрядного регистра сдвига черезсоответствующие элементы равнозначности подключены к входам соответствующего дополнительного элемента соврадения, а выходы трех дополнительных элементов совпадения через элемент ИЛИ подключены к другому входуэлемента совпадения, причем инфармационный вход Зп-разрядного регистрасдвига является входом устройства.Изобретение относится к радиотехнике, в частности к системам передачи дискретных сообшений,и можетбыть использовано при передаче формализованных команд, 5Известно декодирующее устройствозеркальных кодов, содержащее регистрсдвига, соответствующие выходы которого соединены с выходами анализато ра веса и одними входами элементов. 10совпадения, а также с первыми и вторыми входами сумматора по модулю два,выход которого соединен с входамиблока совпадения, соответствующийвход которого соединен с выходом анализатора веса, причем входы дополнительного сумматора по модулю два соединены соответственно с входами идополнительным выходом регистра сдвига, а выход соединен с одним входом 20счетчика, при этом выход блока совпадения через счетчик соединен собъединенными другими входами элементов совпадения 1,Недостатком устройства является 25низкая точность декодирования.Наиболее близким к предлагаемомуявляется устройство декодированиязеркальных кодов, содержащее О -разрядный регистр сдвига, выходы кото- З 0рого через последовательно соединенные анализатор веса и элемент совпадения подключены к объединеннымпервым входам выходных элементов совпадения 2 .35Недостатком известного устройстваявляется низкая точность декодирования кодов.Цель изобретения - повышение точности декодирования зеркальных кодов.Для достижения поставнной цели в устройство декодирования зеркальных кодов, содержащее 11 -разрядный регистр сдвига, выходы которого через последовательно соединенные анализа тор веса и элемент совпадения подключены к объединенным первым входам выходных элементов совпадения, введены блок мажоритарной обработки, Зп-разрядный регистр сдвига, три 50 дополнительных элемента совпадения, элемент ИЛИ, 3 п элементов равнозначности и матрица соединений, при этом выходы 3 -разрядного регистра сдвига через блок мажоритарной обработки 55 подключены к входам и -разрядного регистра сдвига, выходыразрядов которого подключены к входам анализатора веса, к вторым входам соответствующих выходных элементов совпаденияи к первым входам соответствующих элементов равнозначности через матрицу соединений, выходы каждых разрядов Зп-разрядного регистра сдвига через соответствующие элементы равнозначности подключены к входам соответствующего дополнительного элемента совпадения, а выходы трех дополнительных элементов совпадения через элемент ИЛИ подключены к другому входу элемента совпадения, причем информационный вход 311-разрядного регистра сдвига является входом устройства.На чертеже представлена структурная электрическая схема устроиства декодирования зеркальных кодов.Устройство декодирования зеркальных кодов, содержащее Зй-разрядный регистр 1 сдвига, блок 2 мажоритарной обработки, 11 -разрядный регистр 3 сдвига, анализатор 4 веса, выходные элементы 5 1 - 5 ц совпадения, элементы 6, - 6 в равнозначности,дополнительные элементы 71 - 7 5 совпадения, элемент ИЛИ 8, элемент совпадения 9, матрица. 10 соединений.Устройство декодирования работает следующим образом.На вход З-разрядного регистра 1 сдвига поступает импульсная последовательность, представляющая собой совокупность многократно дублированных кодограмм, образованных на чередующихся зеркальных одна другой кодовых комбинаций. После прихода оче-,редного символа находящаяся в Зв-разрядном регистре 1 сдвига последовательность сдвигается на один разряд,На каждом такте содержимое Зд-разрядного регистра 1 анализируется подразрядно блоком 2 мажоритарной обработки и результат записывается в й -разрядный регистр 3 Содержимое п-разрядного регистра 3 проверяется анализатором 4 веса, выдающим присоответствии веса кодограммы заданному значению разрешающий сигнал навход элемента 9 совпадения.В то же время комбинация, записанная в п -разрядный регистр 3, поразрядно проверяется элементами 6 - бз равнозначности на идентичность с соответствующими комбинациями, записанными в трех ячейках Зрь-разрядного регистра 1 сдвига. Матрица 10соединений обеспечивает подключение к входам элементов 6. - 6равнозначности разрядов и -разрядного регистра 3 таким образом, что поразрядная проверка выполняется с учетом Б зеркального формирования передаваемой последовательности, Для этого-й вход матрицы 10 соединений, к которому подключен-й разряд И - разрядного регистра 3, соединяется 10 с-м (2 + 1 - 1 )-м и (2 п +)-м выходами, которые соединены соответственно с входами-го, (2 и + 1 -)-го и (2 и +)-го элементов 6 равнозначности. Результаты поразряд ного сравнения поступают на входы дополнительных элементов 7, - 7 совпадения. При условий идентичности всех разрядов комбинации в я-разрядном регистре 3, явившейся результа- го том мажоритарной обработки и последовательности, содержащейся в любой из ячеек 3 и -разрядного регистра 1 сдвига, на выходе соответствующего дополнительного элемента 7 - 7, 25 совпадения появляется разрешающий сигнал, подаваемый через элемент ИЛИ 8 на вход элемента 9 совпадения.При одновременном наличии разрешающих сигналов на обоих входах элемен О та 9 совпадения на выходе его формируется импульс считывания, подаваемый на объединенные входы выходных элементов 5 - 5совпадения, чтообеспечивает выдачу на выход устройства декодирования достоверно принятой информации,Таким образом, устройство, обеспечивая мажоритарную обработку ипоследующие сравнения результата ма"жоритарной обработки с каждой изтрех частей принятой и записаннойв ячейках Зл-разрядного регистра 1сдвига последовательности комбинацийзеркального кода, более эффективно,чем известное, и использует введенную на передающей стороне избыточность для обеспечения более оператив.ного помехоустойчивого приема передаваемых кодовых комбинаций.Предлагаемое устройство дает наибольший выигрыш в помехоус-ойчивостипри использовании каналами связи свысокой вероятностью ошибки элементарного символа при малом числе повторений кодограмм, при больших длинах кодограмм. Так, например, придлине кодограммы О = 30 разрядоввероятность ошибки элементарного символа двоичной последовательностиР = 10 и заданной вероятности приема при одной передаче РрР = 0,9 дляизвестного необходимо обеспечить число повторений К = 8, а для предлагаемого устройства К = 5, т.е. выигрышв оперативности получается 40 ,1104685 бьслод Составитель В.Евдокимоваактор Б.Лушникова Техред Т,Маточка Корректс ерн по делам из13035, Москва,Филиал ППП "Патент", г. Ужгород, ул. Проек аказ 5323/44 Тираж 6 ВНИИПИ Государс5 Подписно венного комитета ССС етений и открытий 5, Раушская наб., д.