Устройство для сравнения кодов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕОЪБ ЛИК за) С 06 Г 7/04 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Харьковский ордена Ленинаавиационный институт им. Н.Е. Жуковского(56) 1. Авторское свидетельство СССРВ 780003, кл. С 06 Р 7/04, 1978.2. Авторское свидетельство СССРпо заявке Ф 3396079/18-24,кл. С 06 Г 7/04, 1982 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯКОДОВ, содержащее счетчик, группыэлементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ,блок памяти, счетный триггер, двухраэрядный сдвигающий регистр, элементНЕРАВНОЗНАЧНОСТЬ, дешифратор и регистр результата, причем входы кодазадания переменной устройства подключены к первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которыхсоединены с первыми информационнымивходами элементов И-ИЛИ группы, выхо-ды которых соединены с адресными входами блока памяти, выход которого 801 220 А подключен к информационному входусдвигающего регистра, управляющийвход которого соединен со счетнымвходом триггера и входом тактовыхимпульсов устройства, выходы сдвигающего регистра соединены с входамиэлемента НЕРАВНОЗНАЧНОСТЬ, первыеуправляющие входы элементов И-ИЛИгруппы соединены с инверсным выходомсчетного триггера, прямой выход которого соединен со счетным входомсчетчика и с вторыми управляющимивходами элементов И-ИЛИ группы, выходы разрядов счетчика соединеныс вторыми входами элементов НЕРАВНОзначность группы, с вторыми информационными входами элементов И-ИЛИи с информационными входами дешифратора соответственно, о т л и ч аю щ е е с ятем, что, с целью упрощения устройства, в него введеныэлемент И, первый и третий входыкоторого соединены соответственнос выходом элемента НЕРАВНОЗНАЧНОСТЬ,с прямым выходом триггера и входомтактовых импульсов устройства, а еговыход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входамирегистра результата.110 3220 ее реализации требуется группа элементов И, состоящая из 2 " элементов.Цель изобретения - упрощение устройства.5 Поставленная цель достигается тем,что в устройство для сравнения кодов ясодержащее счетчик, группу элементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ, блокпамяти, сЧетный триггер, двухразряд 10 ный сдвигающий регистр, элемент НЕРАВНОЗНАЧНОСТЬ, дешифратор и регистррезультата, причем входы кода задания переменной устройства подключенык первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с первыми информационнымивходами элементов И-ИЛИ группы, выходы которых соединены с адреснымивходами блока памяти, выход которого подключен к информационному входусдвигающего регистра, управляющийвход которого соединен со счетнымвходом триггера и входом тактовыхимпульсов устройства, выходы сдвигающего регистра соединены с входамиэлемента НЕРАВНОЗНАЧНОСТЬ, первыеуправляющие входы элементов И-ИЛИгруппы соединены с инверсным выходом счетного триггера, прямой выходкоторого соединен со счетным входомсчетчика и с вторыми управляющимивходами элементов И-ИЛИ группы, выходы разрядов счетчика соединеныс вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, с вторыми информационными входами элементов И-ИЛИи с информационными входами дешифратора соответственно, введен элементИ, первый, второй и третий входы которого соединены соответственно свыходом элемента НЕРАВНОЗНАЧНОСТЬ,с прямым выходом триггера и входомтактовых импульсов устройства, а его.выход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входами регистра результата.Недостатком известного устройства является его сложность.Наиболее близким к предложенному является устройство для сравнения15 кодов, содержащее счетчик, группу элементов НЕРАВНОЗНАЧНОСТЬ, элемент. НЕРАВНОЗНАЧНОСТЬ, регистр, блок памяти, двухразрядный сдвигающий регистр, дешифратор, группы элементов И, И-ИЛИ20 и счетный триггер, причем выходы разрядов счетчика соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые входы которых соедине 25 ны с входами первой группы устройства, первые информационные входы элементов И-ИЛИ группы соединены с соответствующими входами элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые информационные входы - с выходами разрядов счетчика, выходы элементов И-ИЛИ группы соединены с адресными входами блока памяти, выходы которого соединены с информационными входами двухразрядного сдвигающего ре- З 5 гистра, выходы которого соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, инверсный выход счетного триггера соединен с первыми управляющими входами элементов И-ИЛИ группы, прямой 40 выход счетного триггера соединен со счетным входом счетчика, вторыми управляющими входами элементов И-ИЛИ группы и первым стробирующим входом дешифратора, вход подачи тактовых 45 импульсов устройства соединен с входом счетного триггера, синхронизирующим входом двухразрядного сдвигающего регистра и вторым стробирующим входом дешифратора, выход элемента НЕРАВНО ЗНАЧНОСТЬ соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединены с выхо дами разрядов счетчика 2 .Недостатком данного устройства является сложность, поскольку дляИзобретение относится к области автоматики и вычислительной техники и может быть использовано при постро ении устройств тестового и аппаратур ного контроля цифровых устройств.Известно устройство для сравнения кодов, предназначенное для вычислени булевых производных, содержащее счет чик, коммутаторы, элементы неравнозначности, дешифратор, регистр, груп пу элементов И 11,На чертеже приведена структурная схема устройства.Устройство содержит группу элементов НЕРАВНОЗНАЧНОСТЬ 1,. группу элементов И-ИЛИ 2, блок памяти 3, счетный триггер 4, счетчик 5, дешифратор б, двухразрядный сдвигающий регистр 7, элемент НЕРАВНОЗНАЧНОСТЬ Й, регистр 9, элемент И 10, группу входов устройства 11, вход подачи тактовых импульсов 12, В устройстве50 применены стандартные функционально.законченные блоки, выпускаемые про-,мьппленностью в виде интегральныхсхем, например 155 серии.Устройство работает следующим образом.В исходном положении устройстватриггер,4, счетчик 5 и регистр 5 находятся в нулевом состоянии, а блокпамяти 3, имеющий организацию 2 х 1 бит,10находится в режиме чтения информации.Значения исходной логической функциина всех наборах входных переменных(таблица истинности) хранятся в блоке памяти 3, адреса ячеек которого со ответствуют наборам входных переменных, а содержимое ячеек памяти равнозначению исходной функции на соответствующем этой ячейке наборе входныхпеременных.На группу входов устройства 11 подается и-разрядный двоичньпт код, несущий информацию о том,по какой переменной будет вычисляться булевая производная. Наличие вразряде кода "1" свидетельствует о 25вычислении булевой производной поэтой переменной. Адреса для блокапамяти 3 формируются счетчиком 5,группой элементов НЕРАВНОЗНАЧНОСТЬ 1,триггером 4 и группой элементов 30И-ИЛИ 2. Если триггер 4 находитсяв единичном состоянии, то адрес определяется состоянием счетчика 5, аесли триггер 4 находится в нулевомсостоянии, то адрес формируется груп- З 5пой элементов НЕРАВНОЗНАЧНОСТЬ, инвертирующей состояние -го разрядасчетчика 5,С приходом на вход 12 устройствакаждого тактового импульса по его 40заднему фронту состояние триггера 4меняется на противоположное, а состояние счетчика 5, генерирующего последовательность двоичных наборов, изменяется в два раза реже. Для каждого состояния счетчика 5 определяютсядва значения исходной функции на соседних попеременной входных наборах. Вычисление значения функции посреднему фронту каждого тактовогоимпульса записываются в сдвигающийрегистр 7. При этом значения булевой производной образунттся на выходе элемента НЕРАВНОЗНАЧНОСТЬ 8, когда триггер 4 находится в единичном состоянии. При совпадении единичных сигналов на входах элемента И 10, что может выполняться для Калщого второго тактового импульса, если значение булевой производной равно "1", на выходе этого элемента формируется высокий потенциал, который открывает дешифратор 6. При этом на определенном ,состоянием счетчика 5 выходе дешифратора 6 формируется высокий потенциал, который переводит соответствующий разряд регистра 9 в единичное состояние.С приходом 22 тактовых импульттсов булевая производная будет вычислена и зафиксирована в регистре 9.Вычисление булевых производных по нескольким переменным (функцией чувствительности) производится аналогично.В базовом варианте (прототип) для фиксации результата в вьгходном регистре используются дешифратор и группа элементов И, содержащая и элементов. В предложенном устройстве для этих же целей используются дешифратор и один трехвходовый элемент И. Таким образом, по числу используемых элементов предложенное устройство значительно проще базового устройства при любом и. Сложность базового варианта оценивается по формуле Б = (и+2) 2 тт +тт+ 2 2 + С, где первое слагаемое отражает сложность дешифратора, второе - группы элементов И, а третье остальной части устройства. Сложность предложенного устройства определяется формулой Я = (и+1) 2" +3 + С, где первое слагаемое определяет сложность дешифратора, второе - элемента И,.а третье - остальной части устройства. Из формул следует, что предложенное устройство проще прототипа по числу входов в элементы (оценка по кванту) при любом и (см,таблицу).Таким образом достигнуто упрощение устройства.1103220 6 Я( и+1 Б Б / 6 24 3 12 80 1,6 448 1,42 9 230411 11264 1,33 Составитель Е. ИвановаРедактор О. Колесникова Техред А,Бабинец Корректор И, Муск 37 Тираж 69 ВНИИПИ Государственно по делам изобретени 13035, Москва, Ж, РПодпикомитета СССР каз и открытии шская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 2 4 4 16 6 64 8 256 10 1024 8 128 10 640 12 3072 14 14336