Устройство для определения многочлена локаторов стираний при декодировании недвоичных блоковых кодов

(19 (11 З 1 Я 1 Н 04 Ь 1/1 О ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОсудАРственний нОмитет сООРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРИТЬЙ(54)(57) 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МНОГОЧЛЕНА ЛОКАТОРОВ СТИРАНИЙПРИ ДЕКОДИРОВАНИИ НЕДВОИЧНЫХ БЛОКОВЫХКОДОВ, содержащее сМ блоков элементовИ, входы первого из которых являютсявходами устройства, а блоков сумматоров, д -1 регистров, выходы которых являются выходами устройства, игенератор единиц, выходы которогоявляются выходами устройства, приэтом выходы каждого блока элементовИ подключены к первым входам соответствующего блока сумматоров, о т л ич а ю щ е е с я тем, что, с цельюсокращения времени обработки информации при одновременном упрощенииустройства, введены блок управления,дополнительный регистр, коммутатори споследовательно соединенных.блоков умножения, при этом выход каждого .1 -го блока умножения (=12, , о) подключен к первым входам (1+11-го блока элементов И, причем входы первого блока умноженияобъединены с первыми входами первогоблока элементов И, выходы 1-го блокасумматоров подключены к вторым входам (+1)-го блока сумматоров, а выходы последнего блока сумматоров подключены к входам блока управления, первый выход которого подключен к управляющему входу коммутатора, а вто. рые выходы блока управления подключены к входам регистров, выходы 1 -го регистра (1=1,2 д -2) подключены к вторым входам ( +1)-го регистра, а выходы последнего регистра подключены к вторым входам первого блока сумматоров и к входам дополнительного регистра, выходы котсрого подключены к первым входам коммутатора, к вторым входам которого подключены выходы генератора единиц, а выходы коммутатора подключены к вторьи вхо дам соответствующих блоков элементов И,2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок управления содержит распределитель, первыйвыход которого является первым выходом блока управления, и с -1 блоков элементов И, первые входы которых являются входами блока управления, а вторые входы соединены с соответствующими выходами распредели- Фф теля, при этом выходы блоков элемен- СЛ тов И являются вторыми выходами бло Ь ка управления, Ь3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что регистры со второго по последний содержат на входе каждого разряда элемент ИЛИ, ф входы которого являются первым и вторым входами соответствующего разряда регистра, а выходы элементов ИЛИ подключены к входам соответствующих триггеров, выходы которых являются выходами регистров.1 11165Изобретение относится к технике передачи дискретной информации и может быть применено в декодирующих устройствах аппаратурыпередачи данных 5Известно устройство для определения многочлна локаторов стираний при декодировании, содержащее генератор единиц, умножители, сумматоры и регистры 11,ОНедостатком этого устройства является его сложность.Наиболее близким к предлагаемому является устройство для определения многочлена локаторов стираний, содер жащее а блоков элементов И, входы первого из которых являются входами устройства, а блоков сумматоров, д -1 регистров, выходы которых являются выходами устройства, и генератор 2 О единиц, выходы которого являются выходами устройства, при этом выходы каждого блока элементов И подключены к первым входам соответствующего блока сумматоров 21.25Недостатки известного устройства низкое быстродействие и сложность его построения. Цель изобретения - сокращение времени обработки информации при одновременном упрощении устройства.Поставленная цель достигается тем, что в устройство для определения многочлена локаторов стираний при декодировании недвоичных блоковых 35 кодов, содеражщее а блоков элементов И, входы первого из которых являются входами устройства, а блоков сумматоров, д - 1 регистров, выходы которых являются. выходами устройства, и генератор единиц, выходы которого являются выходами устройства, при этом выходы каждого блока элементов И подключены к первым входам соответствующего блока сумматоров, введены блок управления, дополнительный регистр, коммутатор и апоследовательно соединенных блоков умножения, при этом выход каждого 1 -го блока умножения (1=1,2 а) подключен к первым входам (1+1)-го блока элементов И, причем входы первого блока умножения объединены с первыми входами первого блока элементов И, выходы -го блока сумматоров подключены к вторым 55 входам (+1)-го блока сумматоров, а выходы последнего блока сумматоров подключены к входам блока управления,44 2первый выход которого подключен к . управляющему входу коммутатора, а вторые выходы блока управления подключены к входам регистров, выходы -го регистра ( =1,2.д -2) подключены к вторым входам (1+1)-го регистра, а выходы последнего регистра подключены к вторым входам первого блока сумматоров и к входам дополнительного регистра, выходы которого подключены к первым входам коммутатора, к вторым входам которого подключены выходы генератора единиц, а выходы коммутатора подключены к вторым входам соответствующих блоков элементов И.При этом блок управления содержит распределитель, первый выход которого является первым выходом блока управления, и дблоков элементов И, первые вхопы которых являются входами блока управления, а вторые входы соединены с соответствующими выходами распределителя, при этом выходы блоков элементов И являются вторыми выходами блока управления.Регистры с второго по последний содержат на входе каждого разряда элемент ИЛИ, входы которого являются первым и вторым входами соответствующего разряда регистра, а выходы элементов ИЛИ подключены к входам соответствующих триггеров, выходы которых являются выходами регистров.На фиг. 1 представлена структурная электрическая схема устройствадля определения многочлена локаторовстираний при декодировании недвоичных блоковых кодов; на фиг. 2 - функциональная схема регистра.Устройство для определения многочлена локаторов стираний при декодировании недвоичных блоковых кодов содержит регистры 1, , 1 Агенератор 2 единиц, блок 3 управления,содержащий распределитель 4, блоки5, 5 . элементов И, дополнительный регистр 6, коммутатор 7, блоки8, ,8, элементов И, блоки 9,9 дсумматоров, блоки 10 , 10 С умножения, регистры 1,. . . 1содержат элементы ИЛИ 1111 триг-геры 12, 12 оУстройство для определения много-.члена локаторов стираний при декодировании недвоичных блоковых кодовработает следующим образом,55 Обрабатываемые локаторы стираний поступают на вход устройства. Количество исправляемых стираний для кода не превышает числа (д), где д кодовое расстояние. Первый локатор 5 .стирания обрабатывается за один двоичный такт, второй - два двоичных такта и т.д. В первый такт обработки каждого локатора стирания коммутатор 7 подключает к входам блоков 88 10 элементов И выходы генератора .2 единиц, а в остальное время - выходы дополнительного регистра 6, Такой режим работы определяет блок 3 управления. На вход управления коммутато 15 ра 7 подан первый выход распределителя 4. При обработке первого локатора стирания единичный сигнал с второго выхода распределителя 4 подключен к первым объединенным входам последнего блока 5 б д элементов И. При обГ работке (д) локатора единичный сигнал с (д)-го выхода распределителя 4 подключен к первым объединенным входам второго блока 5 элементов И. При обработке (д)-го локатора единичный сигнал с д-го выхода распределителя 4 подключен к входам первого блока 5, элементов И. В исходном состоянии регистры 1 обнулены. Значе 30 ние первого локатора стираний через вход и выход первого блока 8 элементов И подается на входы первого блока 9 сумматоров, где складывается с "нулем", поданным с выходов послед-З 5 него регистра 1. Результат поступает на входы последующих сумматоров 9 й,, 9 С, и складывается с "нулем", .так как на входы 8 д8 о элементовИ, начиная со второго, подаются "нули" с выхопа коммутатора 7. Таким .образом. с выхода последнего блока .9 о сумматоров через входы и выходы последнего дополнительного блока 5,й.1 элементов И значение первого45 локатора стираний записывается через первый вход в (б)-ый региСтр 1. В остальные регистры 1 1 С 1записываются нули, так как на первые входы блоков 5,. . .5 элементов50 И, кроме (д)-го, с выходов распределителя 4 подаются нулевые сигналы. На первом такте обработки второ-го локатора его значение, проходя через вход и выход первого блока 8 элементов И, складывается в первом блоке 9 сумматоров со значением первого локатора и полученная сумма с выхода блока 8 сумматоров записывается через первый вход в (й)-ой регистр. В (с 1-1)-ый регистр через второй вход записывается "нуль" с выхода (д)-го регистра. А значение первого локатора записывается с выхода (д)-го регистра в дополнительный регистр 6. На втором, последнем такте обработки второго локатора на выходе последнего блока 9 о сумматоров получают сумму нуля с выходов (д) -го регистра с произведением з конечном поле значений первого.локатора с выхода дополнительного регистра 6 и второго локатора со входа устройства. С выходов блоков 10,10 умножения получают сдвиги значений второго локатора, которые складываются в блоках 9,9 о сумматоров, если соответствующий разряд числа с выхода коммутатора 7 равен единице. В данном случае на выход коммутатора 7 подключено значение с выхода дополнительного регистра 6. А на вход первого блока 9, сумматоров подано нулевое значение с выхода (д)-го регистра. Полученное произведение запи" сывается в (д)-ой регистр, Значение из (с 1-2)-го регистра переписывается в (д)-ый регистр, из (д)-гов дополнительный регистр 6. Остальные локаторы стираний обрабатываются аналогичным способом. При этом при обработке блок 3 управления переключает выход последнего блока 9 о сумматора с первого входа 4-го регистра на первый вход (1-1) -го регистра, на остальные первые входы регист" ров 1,1 1поданы нулевые сигналы с выходов блока 3 управления. Запись значений чисел в триггеры 12регистров со второго по (д)-ый производится по двум входам, объединенным элементами ИЛИ. После обработки всех локаторов стираний с выходов регистров 1,1 ди генератора 2 единиц получают необходимый результат.1Такое построение устройства позволяет обработать (д) локатор стираний ва - ф - двоичных тактов. Вдпрототипе для обработки (д) лока 2 торов стираний требуется (д) двоичных тактов. При числе обрабатываемых локаторов стираний, равном разрядности чисел конечного поля, в предлагаемом устройстве для обработ1116544 раза меньшее колиупрощение устройстсчет сокращения амоса 2 Составитель С.Осмоловсактор Н.Киштулинец Техред А.Бабинец орректор В.Бут Заказ 6946/4 ВНисно о 33035,б д. Патент", г,ужгород,оектная, 4 ал ки требуется в2чество тактов.Таким образом,ва достигается за оборудования, а именно регистров собратными связями, регистров циклического сдвига и накапливающих сумматоров. Тираж 634 осударственного комитет лам изобретений и открыт Москва, Ж, Раушская