Патенты с меткой «двоично-десятичного»

Номер патента: 888104

Опубликовано: 07.12.1981

Авторы: Евдокимов, Зубенко, Овакимов, Плющ, Стеканов

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...числа.Преобразователь содержит входы 1-4, разделенные по тетрадам, соответствующим разрядам десятичного числа, причем нулевым входам соответствуют ве,- са 1, 10, 100, 1000, суммирующий блок 5, информационные выходы 6 преобразователя, многовходовые одноразрядные сумматоры 7, группу элементов НЕ 8 и дополнительный вход 9 введения константы.Алгоритм преобразования основан на замене десятичных весов, начиная с четвертой тетрады ближайшими большими значениями двоичных разрядов, причем последние дополняются таким об. В рассматриваемом случае на входы блока суммирования поступают следующие коды:константа, поступающая с дополнительного входа 9 и равна:С = 11111000100000,а - код, поступающий с входом 1-4устройства и равный:а = 0001 00 ОООО 1000;Ь...

Номер патента: 898416

Опубликовано: 15.01.1982

Авторы: Мингалеев, Пластун

МПК: G06F 5/00

Метки: двоично-десятичного, индикатора, код, кода, семисегментного

...содержит первую ступень преобразователя - элементы 1-5 и 8, вторую ступень - элементы 6, 7 и 9- 13 ЗФ На входы Х -Х преобразователя подаются кодовые комбинации в двсичной . форме (по входу Х 1 с весом 2", по входу Х -2 л, по входу Х -2 , по входу Ху -2 ф), при этом на выходах Г, -Г преобразователя появляются кодовые комбинации, однозначно соответствующие входной комбинации сигналов. При подаче двоичного кода на входы Хл -Х преобразователя "1" представляется сигналом положительной полярности, а "О"- сигналом отрицательной полярности.На выходах Гл -Г появляются положительные сигналы в соответствии с табл, 2.7 8984Если выходы Р -Г подсоединить через усилители к сегментам (1 сс) индикаторного элемента (например, люминофора) один к...

Номер патента: 922723

Опубликовано: 23.04.1982

Автор: Кучеренко

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...то получают следующий результат= ЕН-Р,что превышает значение обратного двоичного кора десятичного числа на (1."-1) Н, т.е. для получения квазиобратного кода уменьшают обратный кодкаждого из разрядов двоично-десятичного числа вобщей сумме на (-1 ) Н.Причем для упрощения преобразователя квазиобратный код единиц (Х)берут равным обратному четырехразрядному коду единиц, что позволяет получить его простым инвертированиемпрямого кода единиц; квазиобратныйкод разрядов Х-Хстроят из техже кодовых комбинаций, что и прямойкод соответствующих разрядов, вследствие чего дешифраторы квазиобратного кода по сложности и числу элементов эквивалентны дешифраторам прямогокода; квазиобратный код разряда Хцравен КкьКкь 1,=К,-5, где К - обратный кодразряда...

Номер патента: 930313

Опубликовано: 23.05.1982

Автор: Святный

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...блок-схема предлагаемого преобразователя.Информация, подлежащая преобразованию, поступает на преобразователь через входы 1"12, выходной код образуется на выходах 13-22. Преобразователь содержит четырехраэрядные сумматоры 23-27.В табл.1"3 показано функционирование устройства. 0 0 0 0 О О 0 1 О 0 1 0 О О 1 О О О О 0 1 1 О О930313 Таблица 2 Сумматор Р Л В 1 А 2 В 2 АЗ ВЗ А 4 В 4 Входы для числа 0 0 0 1 1 0 0 0 1 0 0 О 0 0 0 0 0 0 0 1 Продолкение табл. 2 1 Сумматор Входы для числа Р А 1 В 1 А 2 В 2 АЗ ВЗ А 4 В 4 Р А В 1 0 0 1 0 0 0 0 0 999 0О 0щщЩе-ще щеЩЩ.Щ-.С" о апкение табл. 2 а Ф Фтв аеюеФЮавЙо д Сумматор А 2 В 2 АЗ: ВЗ А 4 Р А 1 В 1 А 2, В 2 Входы для числа 0 О оо оО 0О О 0 0 ,00 0 0 1 1 1 3 Грощолаение та 6 л; 1 Сумматор 27Р А В....

Номер патента: 930665

Опубликовано: 23.05.1982

Автор: Скалон

МПК: H03K 13/24

Метки: двоично-десятичного, десятичный, кода

...инвертор 26 - с базами нулевого 15 и четных 17, 19, 21, 23 тран 10 эисторов, элемент И-НЕ 27, выход которого подключен к эмиттерам транзисторов 15 и 16, первый вход - к входной шине 2, второй вход - к входной шине 3 и прямому входу элемента ИЛИ 25, а третий вход соединен с . входной шиной 4, инверсный вход элемента ИЛИ 28 подключен к выходу элемента И 29, а его выход соединен с эмиттерами транзисторов 21 и 22, ф элементы импликации 30 и 31, прямой вход первого из которых соединен с инверсным входом элемента 31 и входной шиной 2, инверсный вход подключен к прямому входу элемента 31 и входной шине 3, а выход соединен с эмиттерами транзисторов 17 и 18 и первым входом элемента И 29,второй вход которого подключен к выходу элемента 31 и...

Номер патента: 943705

Опубликовано: 15.07.1982

Автор: Соколов

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода, трехдекадный

...соответственно выходами 5 твосьмого, девятого и десятого разрядов спреобразователя. сНа чертеже приведена блок-схема Рпреобразователя, РБлок-схема отключает разрядные вхо О сды преобразователя, состоящие из раз- лрядных входов сотен Х 1 - Х, разряд- . вных входов десятков Х - Х и разрядных входов единиц Х - Х, а такжеИвыходы У 1 -У преобразователя. Пре вобразователь содержит элементы ИЛИв1-12, элементы запрета 13-30, элементы И 31-35, элементы НЕ-И 36-37, тсумматоры 38-39. Процесс преобразо- Рвания проще всего прослеживается на 20 спримере конкретного числа. Пусть на ввходах преобразователя имеется число Р722, т.е, на первой тетраде 0111, авна второй и третьей - по 0010, первый вкаскад преобразования десятков при этом 25выдает...

Номер патента: 1005025

Опубликовано: 15.03.1983

Авторы: Абакумова, Дерновой, Ковшов, Пурцеладзе, Эбралидзе

МПК: G06F 5/00

Метки: двоично-десятичного, код, кода, семисегментный

...аналитическом выражении для сегмента а будет шесть членов СНДФ, если составить его для индицируеьнх состояний, и всего четыре, если составить его для неиндицируеьых состояний,Исключение составляет сегмент Е, . 60у которого неиндицируемых состоянийшесть, а индицируемых - четыре. Упростить выраженйе для сегмента Г позволяет то обстоятельство, что длявсех его неиндицируеьых состояний, 65 1 1 1 0 0 1 1 1 1 О 1 1 1 1 1 0 1 1 1 1 1 0 0 0 1 1 О 1 0 1 0 1 1 1 0 О 1 1.выхода позволяет построить шифраторна элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, имею,щих самостоятельное конструктивноеоформление в распространенных сериях ИС, что позволяет сократить число.элементов шифратора, так .как отпадает необходимость в .дополнительноминвертировании выходных сигналов...

Номер патента: 1005027

Опубликовано: 15.03.1983

Авторы: Кухарчук, Сирота

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...многоуровневым переносом. На вхо ды 4 и 5 сумматора 3 подаются уровни логического нуля и логической единицы соответственно.Преобразователь разряда десятков в двоичный код фиг. 2) содержит элементы И 6-15 и элементы ИЛИ 16-19, объединенные в элеМенты И-ИЛИ.Преобразователь разряда сотен в двоичный код фиг. 3) содержит элементы И 20-32 и элементы ИЛИ 33-37, также объединенные в элементы И-ИЛЙ.Разряд сумматорафиг. 4) содержит мультиплексеры 38-40, формующие значение разрядной суммы, сигнала пе . реноса в соседний старший разряд и сигчала переноса в следующий разряд.Работа преобразователя двоично-десятичного числа и двоичнь 1 й основана на позиционном представлении десятичного числаао 10 + а 10 +ап 10Это число по весам десятичного числа...

Номер патента: 1013942

Опубликовано: 23.04.1983

Авторы: Демченко, Марютин

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...соединены с информационныкивходами третьего счетчика, выход переполнения Которого сждинен со входом .первого элемента задержки и через Формирователь импульсов - с первым выходом обратной связи блокауправления, второй Выход Обранойсвязи которого соединен с первымвхсдом первого элемента И"НЕ и череЗэлемент НЕ - с первым входом второгоэлемента И-НЕ, а также с выходом дешифратора нулевого состояния, входыкоторого соединены с разрядными вы"ходами третьего счетчика, счетныйвход которого соединен со вторым,входом второго элемента ИЛИ и с выходом второго элемента И-НЕ, второйвход которого соединен со вторымвходом первого элемента И-НЕ и с выходом Р 5-триггера, В -вход которогосоединен с выходом элемента 2 И-ИЛИ,третий вход первого...

Номер патента: 1095169

Опубликовано: 30.05.1984

Автор: Святный

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...преобразователи, умно" житель 2.1, состоящий из четырехразрядных сумматоров 7 - 9, группу элементов НЕ 6, сумматор 3, состоящий йз четырехразрядных сумматоров 10-14.Входы первого 1.1 трехразрядного преобразователя соединены с входа" ми 4.1 4.12. Входы второго 1.2 трехраэрядного преобразователя соединены с входами 4.Э 4.24, а выходы 91.е. М 10 соединены с входами А 1 А 10 и входами В 2 В 11 четырехразрядных сумматоров 7 - 9. Навходы Р , В, четырехраэрядного сумматора 9 и на входы А 11, А 12,8 12 четырехразрядного сумматора 8 подан сигнал логического нуля. Выход переноса четырехразрядного сумматора 9 соединен с входом переноса Р четырехразрядного сумматора 7, выход переноса четырехраэрядного сумматора 7 соединен с входом переноса...

Номер патента: 1129604

Опубликовано: 15.12.1984

Автор: Прасолов

МПК: G06F 5/00

Метки: двоично-десятичного, индикатора, код, кода, семисегментного

...элемента И-НЕ )(фрятора, Второй цход к)- -, Орого соединен с выхсдом чс.твертого элемента И-НЕ цешифр;:тора, ( 20Вторыи .;ходами Бтоэогс и четвертого)л( ментов И-НЕ шифратора и первымВхоттом шестого элемента И-НЕ шифра -ТО ,1 ЯЬ(ХОД КОТОРОГО СОР ДИН(: НВход )м Второго элемента НЕ шифрато;)бЯ,. БТОРОй ВХОД ШРС ТОГО ЭЛРМРНТЯИ-НЕ ши(1)ра) ора соединен с выходомпятого элемекта И-Е дешифрятора,с вторь)м входом (ервоготретьимВходм четвертого элементов И-НЕифт)вторятрР-ий ехо ш сто ГО ")лев1 еця И-НЕ шифратора гоеди 1:ец с лгямым Выходом третьего разря; а прес ": -1)аз( Батепя инве)рсные Бь)холы пРГВо) з и втор ГО разя(тон котороГО)а такжс т( рямо Бьп(одразряда соединены соответственнос Входами ч( тверт(,го элемента И-Н.;лешифрятора,...

Номер патента: 1130857

Опубликовано: 23.12.1984

Автор: Шароватов

МПК: G06F 5/00

Метки: восьмисегментного, двоично-десятичного, индикатора, код, кода

...восьмого троичного элемента соединен с первымивходами положительных сигналов одиннадцатого и двенадцатого троичныхОбщее количество импульсов(Е 1), поступающих на входы Состоявый вход преобразователя соединен с 1 Овторыми входами положительных сигналов одиннадцатого и двенадцатогот оичных элементов входы разрядов ние выходаэлемеи-. первый и вто- та рой отрицательных. сигРФс первого по четвертый преобразователя соединены соответственно с вторым 15 входом положительного сигнала третьего, с вторыми входами отрицательных сигналов третьего, второго и четвертого троичных элементов, вход четвер-, того разряда преобразователя соеди О нен с входом положительного сигнала пятого троичного элемента, выход перпервый ивторой положительных сигналов...

Номер патента: 1181153

Опубликовано: 23.09.1985

Авторы: Аспидов, Калашников, Селетников, Шевчук

МПК: H03M 7/00

Метки: двоично-десятичного, двоичный, кода, четырехразрядный

...двоично-десятичного кода в двоичный.Цель, изобретения - упрощение четырехразрядного преобразователя.На чертеже представлена функциональная схема предлагаемого устройства. 1 ОПреобразователь содержит входы 1-4, элементы НЕ 5 и 6, элементы И 7 - 9, элементы 10 - 13 ИСКЛЮЧАЮ 111 ЕЕ ИЛИ и выходы 14 - 17,Работа предлагаемого преобразователя описывается следующими. выражениями;153 Продолжение таблицы ТТ 1 У 4 УЗ У 2 У 1 1 О 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 О 0 0 1 0 1 1 1 О 0 1 0 0 1 Значения разрядов входного числа Х 4 ХЗ Х 2 Х 1 Значения разрядоввыходного числаУ 1 = М 2 (Х 1,Х 4), У 2 = М 2 (Х 2) Л (Х 1, ХЗ, Х 4); (1) 20 УЗ = М 2 (ХЗ,Х 4) Л (Х 1,Х 2,ХЗ,Х 4), У 4 = М 2 (ХЗ) Л (Х 1,Х 2,ХЗ,Х 4) Л (ХЗ,Х 4) где У 1 (выход 14),...

Номер патента: 1193824

Опубликовано: 23.11.1985

Автор: Соколов

МПК: H03M 7/00

Метки: двоично-десятичного, двоичный, кода

...десятков, сумматор результата и второй вход пятого разряда сумматора результата соединены с входом логического нуля преобразователя, выходы с четвертого по восьмой разрядов которого соединены соответственно с выходами с четвертый разрядов которого соединенысоответственно с входами. с пятогопо восьмой разрядов преобразователя,выход третьего разряда которого соединен с выходом первого разрядапервого сумматора сотен, первый входпервого разряда которого соединенс входом девятого разряда преобразователя, входы восьмого и двенадцатогоразрядов которого соединенй с вторымивходами первого и второго элементовИЛИ, выходы которых соединены соответственно с вторым входом третьегоразряда первого сумматора сотен нвыходом десятого разряда...

Номер патента: 1196874

Опубликовано: 07.12.1985

Авторы: Василевский, Григорьев, Козелл, Слюсарев

МПК: G06F 11/00

Метки: двоично-десятичного, контролируемое, суммирования

...и второго четырех- разрядных сумматоров соединены соответственно с вторым входом третьего элемента И, пятым входом элементаИЛИ.и вторым входом четвертого элемента И узла предсказания переноса,11 выход элемента ИЛИ которого является выходом переноса устройства, выходы третьего коммутатора. соединены с первой группой входов первого коммутатора, выходы первого, второго, третьего и четвертого разрядов третьегокоммутатора соединены соответственно с цервым входом элемента ИЛИ, входом : второго элемента НЕ, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и входом первого элемента НЕ первого узла де-. сятичной коррекции, выходы которого соединены с соответствующими информационными входамивторой группы входов первого коммутатора, выходы первого,...

Номер патента: 1200275

Опубликовано: 23.12.1985

Авторы: Богославский, Летнев, Машенский

МПК: G06F 5/00

Метки: двоично-десятичного, индикатора, код, кода, семисегментного

...информации при неисправностях преобразователя или индикатора а также в излишней мощФиности, потребляемой индикатором,большой сложности.Наиболее близким по техническомур ешению к предлагаемому являетсяпреобразователь двоично-десятичногокода в код семисегментного индикатора, содержащий дешифратор, элемент ИЕ и семь элементов И-НЕ, выход числа "0" дешифратора подключенк первому входу первого элемента И-Нвыход числа "1" дешифратора подключен к второму входу первого элемента и к первым входам второго,третьего и четвертого элементов И-Нвыход числа "2" дешифратора подключен к второму входу третьего элемента И-НЕ и к первому входу пятоготз,лемента И-НЕ, выход числа Э ,д -шифратора подключен к третьему входу третьего элемента И-НЕ,...

Номер патента: 1221758

Опубликовано: 30.03.1986

Автор: Редчин

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...кода), то сумма их будет всегда положительной. Дополнительный код первого слагаемого и суммы идентичен прямому коду,т.е: Ни код, поступающий на входы группы 1 преобразователя, ни код, образующийся на выходах сумматора 2, не требуют дополнительной обработки, а следовательно, и дополнительной аппаратуры. В общем случае дополнительный код второго слагаемого получается путем замены во всех разрядах прямогобавления к млад;ему разряду "1".В предлагаемом устройстве дополнительный код второй слагаемого вырабатывает блок коррекции входногокода. "1" переноса старшего разряда, образующаяся при сложении двух слагаемых в дополнительных кодах, не используется.П р и м е р . На входы 1 , 1 , 1 зЭ преобразователя поступает параллельный...

Номер патента: 1236616

Опубликовано: 07.06.1986

Авторы: Лебедев, Тюкин

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...выхода двоичного счетчика 8. Кроме того, импульс Г с выхода второго элемента1И 3 поступает на вход элемента 5 задержки, на выходе которого образует ся задержанный импульс 1: , время чистого запаздывания которого относительно импульса Г, должно быть мень-ше, чем период следования импульсной последовательности 1, но достаточным для срабатывания регистра 9 записи, Сигнал 1 , поступая с выхода элемента 5 задержки, во-первых, на вход сброса К двоичного счетчика Я, устанавливает его в нулевое состояние, а во-вторых,.по входу предварительной записи С заносит в двоично-десятичный реверсивный счетчик 6 двоично-десятнчный код 11 числа, подлежащего преобразованию. При этом, в случае отличия двоично-десятичного кода Б з, от нулевого значения...

Номер патента: 1283978

Опубликовано: 15.01.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...каждом такте обра- . Кбатывается К его десятичных цифр, причем они предварительно преобразуются из двоично-десятичного кода н более компактный двоичный ь 1 д. Поскольку двоичное значение д-ой К- разрядной группы десятичных цифр может быть представлено н виде (А + В ) 7., где А и В, - перваяфи вторая части двоичного значения .-ой группы десятичных цифр, аее вес, то преобразование этой группы десятичных цифр представляет собой суммирование двух двоичных эквивалентов значений А. Ъ и В. 7.1с суммой предыдущих эквивалентон.Рассмотрим работу предлагаемого преобразователя при К = 3.Перед началом преобразования устанавливаются в ноль триггеры входного регистра 1, переключателя 2 эквивалентов и накапливающего сумматора 5 (эти цепи установки на...

Номер патента: 1283979

Опубликовано: 15.01.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...шифратором 8, 30Преобразование целых двоично-десятичных чисел осуществляется следующим образом.До прихода первого управляющего импульса все триггеры преобразовате ля устанавливаются в О (цепи установки в "0" на Фиг,1 не показаны), Сигналы на выходах,16 - 19 блока 7 управления согласно закону его функционирования (табл,2) также устанав ,ливаются в "0", при этом на выходе коммутатора 3 устанавливаются нули. Значение первой младшей двоично-десятичной цифры через вход 11 пгеобразователя и сумматор 5 поступает на вход шифратора 8, на выходе которого согласно его таблице истинности (табл.2) вырабатывается двухразрядный код младшей части адреса двоичного эквивалента для преобразования первой десятичной цифры, Первый управляющий импульс,...

Номер патента: 1285604

Опубликовано: 23.01.1987

Авторы: Лопато, Тукаль, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...ды этого сумматора поступает произведение, образованное в блоке 4 умно жения в виде двух слагаемых А и В. С помощью сумматора 15 трехрядный двоичный код преобразуется к двухрядному и записывается в регистр 14.Преобразователь работает следующим образом.Пусть в исходном состоянии регист 14 сумматора 5 обнулен, а счетчик 1 установлен в некоторое начальное состояние (например, в нуль), по зна чению которого из блока 3 считывается нулевой двоичный код (цепи начальной установки не показаны).С приходом первого импульса на тактовый вход 6 преобразователя в регистр 14 сумматора 5 записывается нулевой код, в регистр 2 тетрады с информационного входа 7 преобразователя заносится значение ш-й, самой старшей десятичной цифры преобразуемого числа, а...

Номер патента: 1292187

Опубликовано: 23.02.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...значений второго,третьего и четвертого разрядов Б, два первых из которых в этом такте участвуют в вычислении на сумматоре 1 Значения второго и третьего разрядов, вырабатываемые во втором такте, участвуют в этом же такте в образовании Бзначения трех разрядов. которого (Б , Я, и Б ) снимаются са э, гвыхода 7. После выполнения второго4 .такта в регистры 2 гэ заносятся Б, Б, Я, где 1 с=2,3,4 соответственно, а также значения выходных переносов из сумматоров 1 - 1 для вычисления на них в третьем такте значений трех7 б 6 следуюших разрядов Б, Б, Я, где 3=1.,2,3. В регистр 2 г с входа 6 записывается нулевая информация.В третьем такте на сумматорах 1, -вычисляются величинызС выхода 7 при этом снимаются величины Я Б Я В конце третьего7 6такта...

Номер патента: 1292188

Опубликовано: 23.02.1987

Автор: Омельченко

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, код, кода

...и третьего 20 элементов задержки на:второй 2,третий 13 и четвертый 14 элементы И. Первый, второй, третий и четвертый элементы И ксммутнруются соответствующими разрядами регистраО. Едддддичддсе состояние разряда регистра 10 разрешает прохождение соответствующего двсичногс эквивалента разряда тетрады. Нулевое состояние разряда запрещает прахажденйе двоичпагс эквивалента. Двоичный эквивалент, соответствующий младшему разряду тетрады, с выхода первого элемента И 8 поступает на первый вход первого двоичнага сумматора 15 и суммируется с эквивалентам, у которого ВР представ - ляет собой "2". Так как тетрада вслучае двоична-десятичнага числа неможет одновременно содержать единицу в разрядах, соответствующих весам 4 дд 8, то двор;чтец,д 1 завив...

Номер патента: 1300640

Опубликовано: 30.03.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...параллельным кодом на вход сдвигателя 3, Одновременно с этим в блоке 7 управления сдвигом по значению двоично-десятичной тетрады, записанной в регистре 6 тетрады, и предыдущему признаку длинного цикла преобразования, хранимому в триггере 9, на выходе 37 вырабатывается потенциал переноса в соседнюю старшую тетраду, на выходах 36-34 образуются потенциалы сдвига на 0,1 или 2 разряда влево соответственно (если все потенциалы нулевые, то на выходе сдвигателя 3 обеспечиваются нули), на выходе 33 формируется потенциал выбора режима работы накапливающего сумматора 4 ("0" - сложение, "1" - вычитание), а на выходе 38 - потенциал признака длинного цикла преобразования для обрабатываемой тетрады (табл.1).В соответствии со значением сигналов на...

Номер патента: 1300641

Опубликовано: 30.03.1987

Автор: Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, преобразования

...блока5 преобразования на ПЗУ для случая,когда в каждом такте работы устройства преобразуются две цифры десятичного операнда и шесть цифр двоичногооперанда, т.е, когда Р = 2 и 1 = б,В качестве ПЗУ применены ИС 500 РЕ 149емкостью 256 х 4. В режиме преобразования двоично-десятичного кода вдвоичный с разрешения сигнала навходе 7 устройства выбирается информация из ПЗУ 13, 13 , а в случаеобратного преобразования - из ПЗУ13 , 13 , , Выходу ПЗУ 13 , 13 и13 , 13 объединены "монтажным ИЛИ".ЗфВ табл. 1 приведен порядок записиинформации в ПЗУ 13, 133 ав табл,2 - порядок записи информации 20в ПЗУ 13 и 13Работу устройства рассмотрим вдвух режимах,Преобразование двоично-десятичного кода в двоичный. В исходном состо янин на вход 7 задания режима...

Номер патента: 1336250

Опубликовано: 07.09.1987

Авторы: Бондаренко, Эйдельман

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...Формула изобретения Преобразователь двоична-десятичного кода в двоичцьгй, содержаший) )10 5 О 55 ер вгй . вт О")ОЙ и третий дн си) ) ые сум маторы н первый., второй и третий элементы ИЛИ, причем вход первого (младшего) разряда младшей тетрады входного кода преобразователя соединен непосредственно с выходом первого разряда выходного кода преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в преобразователе. вход второго разряда младшей тетрады входного кода преобразователя подключен к первому входу первого разряда третьего сумматора, первые входы второго, третьего и четвертогс разрядов которого соединены с выходами первого и второго разрядов и выходом переноса второго сумматора входы третьего и четвертого...

Номер патента: 1501278

Опубликовано: 15.08.1989

Авторы: Жалковский, Шостак, Шпаков

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, реверсивный

...2, - 2, осуществляется потенциалом с входа 7 устройства,Коммутаторы 3- 3 предназначеныдля передачи на входы множителя сумматоров 1, - 1значений либо двоично-десятичных (с входа 5 устройства),либо двоичных констант (с входа 6устройства), Управление работой коммутаторов 3, - 3, осуществляется потенциалом с входа 7 преобразователя,1501278 ца передачу двацчцо-десятичцых констант 64 с входа 5 устройства. На каждый из входов 4, - 4 подается по 5шесть двоичных разрядов преобразуемого числа (на вход 4, - самые старшиешесть разрядов на вход 4 - сосед 1 2ние, младшие, шесть разрядов и т.д.).После срабатывания масштабирующихсумматоров 1, - 1на выходе 8 образуется двоичцо-десятичный код преобразованного числа,Формула изобретения5 Допустим, ч го...

Номер патента: 1515371

Опубликовано: 15.10.1989

Автор: Яранцев

МПК: H03M 7/00

Метки: двоично-десятичного, индикатора, код, кода, семисегментного

...На ВХОД 1" ИндИКара 18 Д.; , ш л первого сегмента,и 1 а Вх д э 1 мснт д И0, упрд ВзясмОГО З-, наго,),и ндпВыходаэп-.мен.а И 10 и -. пает на В,:соды элене,1 В ЛН 12 , 1;, На Выходе элемент ЛИ ,2 1 орм 11 у=ся сигнал для гаше, ия ВтОрг. С.ГМЕ,та ИНдИКатОра 18, л 0Еинап, с 1 с; ров:1 ый на Выходеэп менза 11 Л 1:, подается на Вход 22,щения седьм с семента индикато р . 18,В п)гобрсзВВ геле используется по,1ППОВОДН,;",ОВЬ й С."1 л,ЕГМЕНт Ншй ИНДИКВР С О, Шим В 1 Д и,Преобразователь двоично-десятичного кода В код семисегментного индикатора, содержащий элементы И, первый, второй входы первого элемента И и первые Входы второго - четвертого элементов И являются соответственно первым- пятым входами преобразователя, и индикатор, о т л и ч а ю щ и...

Номер патента: 1536510

Опубликовано: 15.01.1990

Авторы: Капустников, Павлов

МПК: H03M 7/12

Метки: времени, двоично-десятичного, двоичный, код, кода

...кода часов в двоичный код, сумматор 4 и вычитатель 5.Преобразователи 1-3 образуют груп 20 пу разрядных преобразователей б, Преобразователи 1-3 представляют собой комбинационные схемы.Работа преобразователя определяется алгоритмом преобразования двоично-десятичногокода в двоичный;Кь Кй 60 + Кмя 60 + ровании и заема при вычитании, сумматор 4 содержит 12 разрядов, а вычитатель 5-15 разрядов.Время преобразования в такой схеме в основном определяется временемраспространения переноса в сумматореи при использовании сумматора с ускоренным переносом составляет менее1 мкс.При поступлении входного кода преобразователя 1-3 вырабатывают насвоих выходах двоичные коды секунд,минут и часов соответственно, Выходные коды преобразователей 1-3...

Номер патента: 1554143

Опубликовано: 30.03.1990

Авторы: Горбатый, Дрозд, Дубчак, Николенко, Шемпер

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...1-2, Пятое управляющее сло- результата умножения в регистры 1 иво, длительностью в двенадцать тактов, разрешает сдвиг регистров 1-2 Четвертое и пятое управляющие слои обеспечивает сложение содержимого ва обнуляют в регистре 3 очереднуюрегистра с сигналом переноса, вы тетраду двоично-десятичного числа,работанным под действием предыдущего а восьмое управляющее слово проверяуправляюЩего слова и запомненным ет наличие в регистре 3 последующихтриггером 13. Результат сложения за- тетрад отличных от нуля. При нулеписывается в регистры 1 и 2 (см. блок вом содержимом регистра 3 элемент И-НЕсхемы 6 алгоритма), Шестое и седь И-НЕ.15 не вырабатываег нулевого сиг=мое управляющие слова осуществляют нала, обеспечивающего переход устройциклический...