Преобразователь двоично-десятичного кода в двоичный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1193824
Автор: Соколов
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК пн 11 3824 3 М 7/00 ИСАНИЕ ИЗОБРЕТЕН ЬАЧ 1 Е(Р. ЬСТВ о по пятый разтата, о т л и в аторая езу и о, с ц тем, зоват. ИЛИ, соотв в упрощения прео ержит три элемен ы которых соедин выходами перенос раеля пер ест е вхо ны нно тора тора ин и сотен, второг сумматора реэы с первого поСумм соте ые в т тат ОСУДАРСТВЕННЫЙ НОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ К АВТОРСКОМУ СЕИД(56) Авторское свидетельство СССР У 943705, кл. С 06 Г 5/02, 1981,Авторское свидетельство СССР У 930313, кл. О 06 Г 5/02, 1980. (54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий сумматор единиц и десятков, первый и второй сумматоры сотен и сумматор результата, первая группа входов которого соединена с выходами первого и второго сумматоров сотен в соответствии с весами разрядов, вход первого разряда преобразователя является выходом первого разряда преобразователя, входы второго, третьего и четвертого разрядов которого соединены соответ. ственно с первыми входами сумматора единиц и десятков, выход первого разряда которого является выходом . второго разряда преобразователя, входы пятого, шестого и седьмого разрядов которого соединены соответ. ственно с второй группой входов сум" матора единиц и десятков входы девятого, десятого и одиннадцатого разрядов преобразователя соединены с первой группой входов второго сумматора сотен, входы десятого, одиннадцатого и двенадцатого разрядов преобразователя соединены соответственно с первой группой входов второго, третьего и четвертого разря дов первого сумматора сотен и второй группой входов первого, второго и третьего разрядов второго сумматораЪ сотен, вход девятого разряда преобразователя соединен с вторым входом четвертого разряда первого сумматора сотен, вход переноса которого, входы переноса сумматора единиц и десятков, сумматор результата и второй вход пятого разряда сумматора результата соединены с входом логического нуля преобразователя, выходы с четвертого по восьмой разрядов которого соединены соответственно с выходами с четвертый разрядов которого соединенысоответственно с входами. с пятогопо восьмой разрядов преобразователя,выход третьего разряда которого соединен с выходом первого разрядапервого сумматора сотен, первый входпервого разряда которого соединенс входом девятого разряда преобразователя, входы восьмого и двенадцатогоразрядов которого соединенй с вторымивходами первого и второго элементовИЛИ, выходы которых соединены соответственно с вторым входом третьегоразряда первого сумматора сотен нвыходом десятого разряда преобразователя, выход девятого разряда которого соединен с выходом третьегоэелемента ИЛИ, второй вход которогосоединен с выходом третьего разряда1193824 16 15 второго сумматора сотен, вход перено"сд которого соединен с выходом переноса первого сумматора сотен, вторыевходы первого и второго разрядов 4Изобретение относится к цифровой вычислительной технике и может быть использовано при построении устройств ввода информации, станков с программным управлением, графопостроителей икассовых аппаратов.Целью изобретения является упрощение преобразователя.На чертеже приведена функциональная схема предлагаемого преобразователя.Устройство соедржит сумматор 1 единиц и десятков, первый 2 и второй 3 сумматоры сотен, сумматор 4 результата, элементы ИЛИ 5-7, Х 1 - Х, входы преобразователя, У - Уц - выходы преобразователя, причем входы Х -Х с первого по четвертый разрядов являются входами единиц, входы Х -Хввходами десятков, а входы Х -Хя 1 входами сотен. которого соединены соответственно с выходами второго и третьего сумматора единиц и десятков. 1Нарастание веса разрядов на чертеже идет сверху вниз.Преобразователь работает следующим образом,Работа предлагаемого устройства прослеживается на примере преобразования любого числа от 0 до 999. Пусть введено число 358. Сразу определяется У 1=Х 1=0. Сумматор 1 формирует сигналы У = 1, и на выходе переноса - 1Сумматоры, 2 и 3 формируют У 1, и на выходе переноса-О, т.е. элемент ИЛИ 5 вьщает сигнал У 16= О. Сумматор 4 формирует У 4 О, У ц У 11, Уа = О, и на выходе переноса - О, Поскольку на элемент ИЛИ 7 поступает едийица с выхода третьего разряда сумматора 3, У1. Таким, образом, на выходе формируется число 0101100110 а " 358 о1193824 326/60 Тираж 871 Подпис НИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Я-З 5, Раушская наб., д
СмотретьЗаявка
3744162, 22.05.1984
ПРЕДПРИЯТИЕ ПЯ Р-6380
СОКОЛОВ ЮРИЙ ЛЕОНИДОВИЧ
МПК / Метки
МПК: H03M 7/00
Метки: двоично-десятичного, двоичный, кода
Опубликовано: 23.11.1985
Код ссылки
<a href="https://patents.su/3-1193824-preobrazovatel-dvoichno-desyatichnogo-koda-v-dvoichnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоично-десятичного кода в двоичный</a>
Предыдущий патент: Преобразователь интервалов времени в код
Следующий патент: Преобразователь последовательного кода в параллельный
Случайный патент: Устройство для пылеулавливания