Преобразователь двоично-десятичного кода в двоичный

(21) 3967998/ (22) 16.07,85 (46) 23. 01. 87 (71) Минский тут Бюл. У 3диотехнический инсти ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР У 572781, кл, Н 03 М /12, 1977.Авторское свидетельство СССР У 760085, кл, Н 03 М 7/12, 1980, (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО в ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ(57) Изобретение относится к вычислительной технике и может быть применено для быстрого преобразования чисел из десятичной системы счисления в двоичную. Целью изобретенияявляется повышение быстродействия.Поставленная цель достигается эасчет введения в преобразователь,содержащий счетчик 1 номера десятичного разряда, регистр 2 тетрады, накопительный сумматор 5 блока 3 хранения смещенных эквивалентов и блока4 умножения с соответствующим их подключением в схему, что позволяет засчет обработки в течение одного такта десятичной цифры повысить скоростьпреобразования, основанного на идеехранения двоичных эквивалентов весовдесятичных цифр преобразуемого числа.Преобразование начинается со старшейдесятичной цифры исходного операнда,2 з.п. ф-.лы, 5 ил., 1 табл.Изобретение относится к вычислительной технике и может быть использовано для быстрого преобразования целых десятичных чисел в двоичные,Цель изобретения - повышение быстродействия.На фиг. 1 приведена структурная схема преобразователя двоично-десятичного кода в двоичный; на фиг. 2 таблица для ш = 15, где представлены значения двоичных эквивалентов весов десятичных цифр без смещения и со смещением;.на фиг. 3 - диаграмма, поясняющая организацию вычислений в блоке умножения; на фиг. 4 - структурная схема блока умножения; на Фиг, 5 - схема накопительного сумматора.Преобразователь двоично-десятичного кода в двоичный содержит (фиг,1) счетчик 1 номера десятичного разряда, регистр 2 тетрады, блок 3 хранения смещенных эквивалентов, блок 4 умножения, накопительный сумматор 5, тактовый вход б, информационный вход 7 и выход 8.Блок умножения (Фиг, 4) содержиттетрадный преобразователь 9 кода 8-4-2-1 в код 8-4-2-1-1, блок 10 выл числения произведения, первую 11 и вторую 12 группы элементов ИЛИ.Накопительный сумматор (Фиг. 5) содержит двухвходовой сумматор 13, регистр 14 и трехвходовой сумматор 15,Блок хранения смещенных эквивалентов может быть выполнен на . ПЭУ и содержит смещенные двоичные эквиваленты чисел вида 10 ( - целое положительное число, причем 016 тп, где ш - разрядность исходного десятичного операнда) .На Фиг. 2 приведены значения двоичных эквивалентов десятичных значений 10 (01 с 14), причем в верхней части таблицы эти значения даны без смещения (как в известном преобразователе), а в нижней части таблицы - со смещением (как в предлагаемом пре. образователе) на 1 двоичных разрядов вправо. Принципиально такое смещение двоичных эквивалентов десятичных значений 1 О возможно, так как в нихмладших двоичных разрядов являются нулевыми (в верхней части таблицы (Фиг. 2) область нулей отмечена штриховой линией). Сопоставляя эти два массива двоичных эквивалентов, видно, что для хранения несмещенных эквивалентов требуется память на 47 двоичных разрядов, в товремя как для хранения смещенныхэквивалентов требуется память на 335 двоичных разряда,Учитывая, что некоторые разрядыдвоичных эквивалентов содержат только нули или единицы, окончательнополучим, что блок хранения несмещен 1 О ных эквивалентов должен иметь 45 двоичных разрядов, в то время как блокхранения смещенных эквивалентов29-разрядный, т.е, примерно в 1,65раза имеет мечьшую разрядность.В блоке 4 в каждом такте работыпреобразователя осуществляется умножение значения очередной десятичной цифры исходного операнда, хра 20нимой в регистре 2 тетрады и поступающей на первый вход блока 4 умножения, на значение двоичного эквивалента ее десятичного веса, считываемого из блока 3 на второй входблока 4 умножения. Этот блок можетбыть разработан любым из известныхметодов умножения двоичных чисел. Сцелью сокращения количества обору-.дования блока 4 и увеличения быстродействия преобразователя предлагается следующее его построение.Десятичная цифра исходного операнда, хранимая в регистре 2 тетрады ипоступающая на первый вход блока 4умножения,предварительно преобра 35зуется в нем из кода 8-4-2-1 в код8-4-2-1-1. Это преобразование выполняется параллельно с работой блока3 и поэтому не снижает быстродейст 40 вие блока 4 умножения.Это преобразование поясняетсяв таблице,Из таблицы видно, что цифры г 1, 45 г 2 и гЗ преобразованной тетрады одновременно не могут быть значащими,Зто же справедливо и в отношениицифр г 4, г 5 преобразованной тетрады. Приведем логические выражения,по которым могут быть получены значения цифр преобразованной тетрады:г 1 = у 1 у 2;г 2 = у 1 у 2;гЗ = у 1 у 2;г 4 = у 30+уу 2;г 5 = у 4+у 1у 2уЗ.В каждом такте работы преобразователя в сумматоре 5 осуществляетсяприбавление к ранее накопленному35 40 45 55 в нем результату значения произведения, образованного в виде двух слагаемых А и В на выходе блока 4 умножения. Сумматор 15 выполнен без распространения переносов, а сумматор 13 - с распространением переносов. Информация с выхода регистра 14 поступает на первый вход сумматора 15 со сдвигом влево на один дво ичный разряд, на второй и третий вхо ды этого сумматора поступает произведение, образованное в блоке 4 умно жения в виде двух слагаемых А и В. С помощью сумматора 15 трехрядный двоичный код преобразуется к двухрядному и записывается в регистр 14.Преобразователь работает следующим образом.Пусть в исходном состоянии регист 14 сумматора 5 обнулен, а счетчик 1 установлен в некоторое начальное состояние (например, в нуль), по зна чению которого из блока 3 считывается нулевой двоичный код (цепи начальной установки не показаны).С приходом первого импульса на тактовый вход 6 преобразователя в регистр 14 сумматора 5 записывается нулевой код, в регистр 2 тетрады с информационного входа 7 преобразователя заносится значение ш-й, самой старшей десятичной цифры преобразуемого числа, а счетчик 1 переводится в состояние "1". Далее по содержимому счетчика 1, являющемуся адресом обращения к блоку 3, из последнего считывается смещенный двоичный эквивалент десятичного значения 10 (где ш - число десятичных цифр в преобразуемом числе). В блоке 4 производится умножение значения считанного из блока 3 смещенного двоичного эквивалента на значение ш-й десятичной цифры исходного операнда, хранящейся в регистре 2 тетрады, а получившееся при этом на выходе блока 4 произведение прибавляется к содержимому регистра 14 сумматора 5, сдвинутому на один двоичный разряд в сторону старших разрядов (на данном шаге преобразования содержимое регистра 14 равно нулю).По приходу второго импульса на вход 6 преобразователя производится запись сформированной на выходе двухвходового сумматора 13 сумматора 5 в его регистр 14, а также перевод счетчика 1 в состояние "2" и запись с информационного входа 7 преобразователя (щ)-й дес,",тичной цифры исходного операнда в регистр 2 тетрады. После этого из блока 3 считывается смещенный двоичный эквивалентдесятичного значения 10 , а на выходе блока 4 умножения формируетсяпроизведение этого эквивалента назначение (ш)-й десятичной цифрыисходного операнда Получившеесяна выходе блока 4 произведение прибавляется в сумматоре 5 к содержимому регистра 14, сдвинутому на одиндвоичный разряд в направлении старших разрядов.С приходом третьего импульса навход 6 преобразователя в регистр 1,4сумматора 5 записывается результат,сформированный на выходе его второгосумматора 13, счетчик 1 устанавливается в состояние 3, а в регистр2 тетрады с информационного входа 7преобразователя заносится (ш)-ядесятичная цифра исходного операнда.Так продолжается да тех пор, пока небудут преобразованы все ш десятичныхцифр исходного операнда. На последнемшаге преобразования преобразуетсяпервая (самая младшая) десятичнаяцифра исходного операнда,Формула изобретения 1. Преобразователь двоично-десятичного кода в двоичный, содержащий счетчик номера десятичного разряда, регистр тетрады, накопительный сумматор, синхровходы которых соединены с тактовым входом преобразователя, информационный вход которого соединен с разрядными входами регистра тетрады, выход накопительного сумматора является выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повьппения быстродействия, в него введены блок хранения смещенных эквивалентов и блок умножения, выход которого соединен свходом накопительного сумматора,50 выход регистра тетрады соединен с входом первого операнда блока умножения, вход второго операнда которого соединен с выходом блока хранения смещенных эквивалентов, вход которого соединен с выходом переключателя эквивалентов.2. Преобразователь па п. 1, о т л и ч а ю щ и й с я тем, что в нем5блок умножения содержит тетрадный преобразователь кода 8-4-2-1 в код 8-4-2-1-1, блок вычисления произведения, первую и вторую группы элементов ИЛИ, входы которых соединены соответственно с первой и второй группами выходов блока вычисления произведения, тетрадный вход которого соединен с выходом тетрадного преобразования кода 3-4-2-1 в код О 8-4-2-1-1, вход которого является входом первого операнда, блока умножения, вход второго операнда которого является входом эквивалента блока умножения , выходы первой 5 и второй групп элементов ИЛИ являются выходами блока умножения. 1285604 Преобразованная тетрада Веса: 8 4 21 у у 4 у 3 у 2 у 1О О О О О О О 1 О О О 1 О О ОО О О О 1 О О 1 О 1 О О О О 1 О 1 О О 1 1 О О 1 О О О 1 1 О О О О 1 О О 1 1 О О 1 О Преобразуемая тетрада ) ГГ О О 1 1 О 1 О О О 1 О 1 О 1 1 О О 1 1 1 1 О О О 63. Преобразователь по пп. 1 и 2, о т л и ч а ю щ и й с я тем, что в нем накопительный сумматор содержит трехвходовый сумматор, двухвходовый сумматор и регистр, выход которого является выходом накопительного сумматора и соединен с первым входом трехвходового сумматора, второй и третий входы которого являются разрядными входами накопительного сумматора, синхровход которого соединен с входом записи регистра, разрядный вход которого соединен с выходом двухвходового сумматора, входы первого и второго операндов которого соединены соответственно с разрядными выходами младших и старших разрядов трехвходового сумматора. г г 5 г 4 гЗ г 2 г 1 О О О О О1285604 оо о О оо оо оощщо оо оо ме аф - о,- фз-оее ьо оооооф ф е оофоа ю ооф сфч) о Ъ Ф (ф О - ч Н сг а о Л ао е) Я ф"й фл жоао сао ьььь оьоаФ Ф. Ф 9 ФФ"щ уФ Еоооо ооо оооо ооо оаао ьоь оааоаоо аооь оьо оооо ььа ооооооо оооо ооо -ооо оо о о ьоооь о 9 е оооо о о роо ооо о оощ о ф фс о еЬосе фщ фс. оощ. оооо ло о о Ф %"щ ещщ Фщ %щм о фщоо оо фщ о о о о о е е чщщщщ о е о ещщао о о фщщф оооо т е оо е- - ооооо- - -а-ь.-ьещ.огооа о оооо оФтоФщщ ем .- ь фс ц Еоаолещ о с.е-оь фс Е Ь фщ фЧ Ъ Фщб ЮЕВОЙ Ящ щь о ь ь о а а ь ь о с ь ьь ь Ф Фм Ещ тФ щ - Ф %м % Фмщ Ф ЕЬгг ак,г, г х,г,хг, хд хг4 й х,г 4, ху еу Ь хпЬ хл% хмг хю гдеФиг.Ю оставитель М. Аршавскиехред Л.Олейник орректор Т. Кол едакто уп каз 7535/57 Тираж 899 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035,; Москва, Ж, Раушская наб., дПодписи 4/ венно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 изво УеРйе слаааеюРЛРРг зв Р вхе,г рХ 4 ге хг х г, хг гт яу гу ха гг % гг