Преобразователь двоично-десятичного кода в десятичный

(54 бРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДЕСЯТИЧНЫЙ бретение относится к оматики и вычислител ех а з ники.Известны преобразователи двоично-десятичного кода в десятичный, содержащие транзисторы, инверторы, элементы И, И-НЕ и ИЛИ 1.Наиболее близким к изобретению является преобразователь двоично-десятичного кода в десятичный, содер" жащий четыре входные шины и десять выходных шин, каждая из которых соединена с коллектором одноименного транзистора, при этом первая входная шина подключена к входу первого инвертора, выход которого непосредстг венно соединен с базами нечетных транзисторов, а через второй инвертор - с базами нулевого и четных транзисторов, а также элемент И-НЕ, выход которого подключей к эмиттерам нулевого и первого транзисторов, первый вход - к второй входной шине, второй вход - к третьей входной шине и прямому входу основного элементаИЛИ,а третий вход соединен с четвертой входной шиной, инверсный входосновного элемента ИЛИ подключен квыходу элемента И а его выход соеФ- динен с эмиттерами шестого и седьмого транзисторов 2.Недостаток известНых устройствбольшая потребляемая мощность. ОЦель изобретения - уменьшение потребляемой мощности преобразователядвоично-десятичного кода в десятичный.указанная цель достигается тем,что в преобразователе двоично"десятичного кода в десятичный,содержа"щем четыре входные шины и десять вы"ходных шин, каждая из которых соеди"нена с коллектором одноименного транзистора, при этом первая входная шина подключена к входу первого инвеотора, выход которого непосредственносоединен с базами нечетных транзисторов, а через второй инвертор - с баами нулевого и четных транзисторов,Г3 93066 а также элемент И-НЕ, выход которого подключен к эмиттерам нулевого и первого транзисторов, первый выход - к второй входной шине, второй входк третьей входной шине и прямому 5 входу основного элемента ИЛИ,а третий вход соединен с четвертой входной шиной, инверсный вход основного элемента ИЛИ подключен к выходу элемента И, а его выход соединен с эмит- О терами шестого и седьмого транзисторов, введены два элемента импликации, прямой вход первого иэ которых соединен с инверсным входом второго эле мента импликации и второй входной 15 шиной, инверсный вход подключен к прямому входу второго элемента импликации и третьей входной шине, а выход соединен с эмиттерами второго и третьего транзисторов и первым входом элемента И, второй вход которого подключен к выходу второго элемента , импликации и к эмиттерам четвертого и пятого транзисторов, при этом четвертая входная шина соединена с эмиттерами восьмого и девятого транэисторое.На чертеже представлена функциональная схема преобразователя двоично-десятичного кода в десятичный.Устройство содержит входные шины 1-4, выходные шины 5-14, каждая из которых соединена с коллектором одноименного транзистора 15-24, входная шина 1 подключена к входу инеертора 25, выход которого непосредственно соединен с базами нечетных транзисторов 16, 18, 20, 22, 24 и через инвертор 26 - с базами нулевого 15 и четных 17, 19, 21, 23 тран 10 эисторов, элемент И-НЕ 27, выход которого подключен к эмиттерам транзисторов 15 и 16, первый вход - к входной шине 2, второй вход - к входной шине 3 и прямому входу элемента ИЛИ 25, а третий вход соединен с . входной шиной 4, инверсный вход элемента ИЛИ 28 подключен к выходу элемента И 29, а его выход соединен с эмиттерами транзисторов 21 и 22, ф элементы импликации 30 и 31, прямой вход первого из которых соединен с инверсным входом элемента 31 и входной шиной 2, инверсный вход подключен к прямому входу элемента 31 и входной шине 3, а выход соединен с эмиттерами транзисторов 17 и 18 и первым входом элемента И 29,второй вход которого подключен к выходу элемента 31 и эмиттерам транзисторов 19 и 20, входная шина 4 соединена с эмиттерами транэисторое 23 и 24.Устройствоработает следующим образом.При подаче, например, единичного логического уровня на входные шины 1-4, на выходах инвертора 25 и элемента И-НЕ 27 формируется нулевой логический уровень, вследствие чего открыт будет только транзистор 15. Ори подаче, например, единичного логического уровня на входйые шины 1 и 4 и нулевого логического уровня на входные шины 2 и 3, на выходах элементов 30 и 3 1 и элемента И 29 формируется единичный логический уровень. 6 результате этого нулевой логический уровень имеем на выходе элемента ИЛИ 28 и открывается только транзистор 21. Преобразователь деоично-десятичного кода в десятичный функционирует аналогично и при подаче на выходные шины 1-4 других входных наборов.Таким образом, введение дополнительных элементов ИЛИ и новых конструктивных связей позволяет уменьшить потребляемую мощность предлагаемого преобразователя двоично-десятичного кода в десятичный по сравнению с известным,Формула изобретенияПреобразователь двоично-десятичного кода в десятичный, содержащий четыре входные шины и десять выходных шин, каждая из которых соединена с коллектором одноименного транзистора, при этом первая входная шина подключена к входу первого инвертора, выход которого непосредственно соеди нен с базаии нечетных транзисторов, а через второй инвертор - с базами нулевого и четных транзисторов, а также элемент И-НЕ, выход которого подключен к эмиттерам нулевого и первого транзисторов, первый вход к второй входйой шине, второй вход -к третьей входной шине и прямому входу основного элемента ИЛИ, а третий вход соединен с четвертой входной шиной, инверсный вход основного элемента93066 ставитель В.Чачанидэехред И, Рейвес КОРРвктоР И.КОс кани ктор ираж 954 Подписное венного комитета СССР зобретений и открытий ЖРаущская наб., д. 4/ каз 3528/83 ВНИИПИ Государс по делам 113035, Москва, филиал ППП "Патент", г. Уагород, ул, Проектная,ИЛИ подключен к выходу элементаИ, а его выход соединен с эмиттерамишестого и седьмого транзисторов,о т л и ч а ю щ и й с я тем, что,с целью уменьшения потребляемой мощности, введены два элемента импликации, прямой вход первого из которыхсоединен с инверсным входом второгоэлемента импликации и второй входной шиной, инверсный вход подключен 1 в.к прямому входу второго элементаимпликации и третьей входной шине,а выход соединен с эмиттерами второго и третьего транзисторов и первым входом элвмента Ивторой вход 1 ф1 5 6.которого подключен к выходу второгоэлемента импликации и к эмиттерамчетвертого и пятого транзисторов,при этом четвертая входная шина сое"динена с эмиттерами восьмого и девятого транзисторов.Источники информации,принятые во внимание при экспертизе1. Букреев И.Н. и др. Микроэлект ронные схемы цифровых устройств.и., "Советсткое радио", 1975, с 311,2. Аналоговые и циФровые интеграль.ные схемы. Под.ред. Якубовского С.В.И фСоветское радиои, 1979, с, 7"рис. 3. 1.27 .(прототип).