Конвейерный преобразователь чисел из кода системы счисления в остаточных классах в позиционный код

7989 союз советскихСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 191 5 Ц. 505 Н 03 М 7/18 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ти ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(46) 28,02;93, Бюл. М 8(71) Дагестанский политехнический итут(5 б) Авторское свидетельство СССРМ 1541783, кл. Н 03 М 7/18, 1988,Авторское свидетельство СССРМ 947850, кл, Н 03 М 7/18, 1980.Авторское свидетельство СССРМ 1481895, кл. Н 03 М 7/00, 1984.(54) КОНВЕЙЕРНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧИСЕЛ ИЗ КОДА СИСТЕМЫ СЧИСЛЕНИЯ В ОСТАТОЧНЫХ КЛАССАХ В ПОЗИЦИОННЫЙ КОД(57) Изобретение относится к области вычислительной техники и может быть исполь-зовано в аппаратуре, функционирующей в позиционно-остаточных системах счисления, Целью изобретения является повышение производительности. Преобразователь содержит в каждом каскаде 1 блок б памяти, позиционный сумматор 7, регистр 9 и вычитатель 8 по совокупности модулей. 2 ил,1798921 50 Изобретение относится к вычислительной технике и может быть использовано вЦЭВМ, функционирующих в системе счисления в остаточных классах(ССОК) для преобразования чисел, представленных в 5ССОК, в позиционный код,Целью изобретения является уменьшение продолжительности вычислений за счетиспользования конвейерной структуры припостроении преобразователя. 10На фиг, 1 изображена структурная схема преобразователя; на фиг, 2 - структурнаясхема К-го каскада (К = 1, 2, М, где М -общее количество каскадов),Преобразователь содержит каскад 1 15преобразования, тактовый вход 2, соединенный со всеми тактовыми входами каскадов, информационные входы 3. Входы З,Х,Ки 5.К (Х = К, К + 1, , М - номер группыостатков) являются соответственно входами 20остатков и суммы К-го каскада, а его выходами остатков и суммы являются соответственно выходы З.Т.К+1 и 5,К+1 (Т = К+ 1, К+2, М), К-й каскад содержит блок 6, К памяти, двоичный сумматор 7,К, вычитатель 8,К 25по совокупности модулей и регистр 9,К,Каскад работает следующим образом,На вход З,К.К, соединенный с входом блока., 6.К, подается анализируемая группа остатков, На выходах блока 6.К формируется одно и то же число, но в разных системахсчисления; на выходе, соединенном с сумматором, - в позиционном коде, на выходе,соединенном с вычитателем, - в ССОК. Навыходах вычитателя и сумматора формируются соответственно разность по совокуп.ности модулей, старше анализируемойгруппы, и суммы в позиционном коде, которые с приходом тактового импульса на вход2 записываются в регистр 9,К и поступают 40.на вход следующего каскада, При построении преобразователя можно исключить сумматор иэ г 1 ервого каскада и вычитатель изпоследнего. Таким образом, в каждом каскаде происходит уменьшение исходного 45 числа, представленного в ССОК, и на ту же величину увеличивается сумма в позиционном коде, поступающая от предыдущих каскадов, После преобразования последовательно во всех каскадах на выходе последнего число, представленное в ССОК,уменьшится до нуля, а сумма возрастает до позиционного числа, численно равного исходному числу в ССОК, Так как во время одного такта преобразование данного числа происходит только в одном каскаде и не влияет на состояние других каскадов, то в других каскадах одновременно, в этом же такте, может происходить преобразование других чисел, При обработке потока чиселна вход устройства в каждом такте подаетсяновое число, а с выхода снимается преобразованное число (необходимо учитывать, чторезультат преобразования формируется через М тактов после подачи данного числа навход преобразователя).В таблице дан пример программирования блоков памяти преобразователя, преобразующего из ССОК с модулями Р 1 = 2, Р 2 =3, РЗ = 5, Р 4 = 7, в позиционный двоично-десятичный код 8-4-2 - 1 при использованиитрех каскадов, преобразующих по группамостатков: первый - по Р 1 и Р 2, второй - поРЗ, третий - по Р 4,Рассмотрим пример преобразованияодного числа, представленного в ССОК смодулями Р 1=: 2, Р 2=3, РЗ =5, Р 4=7,а= 197 =. (1, 2, 2, 1)сокВ первом такте это число подается навход первого каскада, при этом на вход блока памяти поступают остатки по модулям Р 1 .и Р 2, соответственно равные 1 и 10, на выходе блока памяти получим вычитаемое(000, 101) и слагаемое 101. На выходе вычитателя получим аг = а - а,ыч=(010, 001)сок(000, 101)сок = (010, 011)сок.С приходом второго тактового импульсав регистр первого каскада запишется разность (010, 011) и слагаемое (101), при этомна блок памяти второго каскада поступитостаток по модулю РЗ, равный (010). На выходе блока памяти получим вычитаемое 101и слагаемое 01 0010, на выходе вычитателя -101, на выходе сумматора - 01 0111,С приходом третьего тактового импульса в регистр второго каскада запишутся разность и сумма, полученные в этом каскаде,В блок памяти третьего каскада поступитостаток по модулю Р 4, равный 101, на выходе блока памяти получим 1 1000 0000, навыходе сумматора - (01 0111)го + (1 10000000)го = (1 1001 0111)го = 197, Послеприхода четвертого тактового импульса результат вычисления запишется в регистртретьего каскада и поступит на выход устройства,Время преобразования в одном каскадеравно:Тк = Т 1+ Т 2+ ТЗ,где Т 1 - время выборки блока памяти,Т 2 - большее из времен задержек сумматора и вычитателя,ТЗ - время задержки регистра,Минимально возможным тактом Тт для преобразователя будет максимальное из времен преобразования каскадов (обычно5 10 15 20 25 С= Сь 30 50 последнего каскада), оно будет меньше, чем в прототипе, т.к. там к этому времени прибавляются как минимум времена задержек мультиплексоров,Время преобразования одиночного числа определяется следующим образом;Тпро,=-М Тт,что меньше, чем требуется в прототипе,Преимущества предлагаемого устройства наглядно проявляются при работе с потоками чисел. В этом случае время обработки потока ив А чисел будет равно.Тп р.п. = М Тт + (А - 1)Тт = (М + А - 1)Тт, а среднее время преобразования одного числа в потоке:Тср.о, = (1+(М - 1)/А) ТтПри возрастании количества чисел в потоке Тср.о, стремится к Тт, что уже более чем в М раз меньше, чем требуется для преобра.зования прототипу, где КМ - количество тактов преобразования в прототипе.Суммарные аппаратурные затраты равны: где С - аппаратурные затраты на 1-й каскад,С = С 1+ С 2+ СЗ+ С 4,где С 1, С 2, СЗ, С 4 - аппарэтурные затратынэ блок памяти, сумматор, вычитатель и регистр 1-го каскада,Отсюда видно, что суммарные затратына любой каскад меньше, чем затраты напрототип, и можно записать:С = М СсрМ Спр,где Сср - средние суммарные затраты наодин каскад предполагаемого устройства,Спр - аппаратурные затраты на прототип, СпрСсрЭто показывает, что при построении машины, работающей в ССОК с большими потоками данных, необходимых для вывода,экономически целесообразно применениепредлагаемого устройства, т,к, для получения такого же быстродействия, как в предлагаемом устройстве, необходимоподключить параллельно не менее М устройств, работающих по принципу прототипа.Формула изобретенияКонвейерный преобразователь чисел изкада системы счисления в остаточных классах в позиционный код, содержащий в каждом каскаде блок памяти, позиционный сумматор и регистр, причем первый выход бло. ка памяти каждого каскада преобразователя соединен с входом первого слагаемого позиционного сумматора того же каскада преобразователя, выход позиционного сумматора каждого каскада преобразователя соединен с первым информационным входом группы регистра. того же каскада преобразователя, тактовый вход преобразователя соединен с входом разрешения записи регистра каждого каскада преобразователя, о т л и ч э ю щ и йс я тем, что, с целью повышения производительности. каждый каскад преобразователя содержит вычитатель по совокупности модулей, причем второй выход блока памяти каждого каскада преобразователя соединен с входом вычитаемого вычитателя по совокупности модулей того же каскада преобразователя, выходы группы вычитателя по совокупности модулей каждого каскада преобразователя соединены соответственно с информационными входами, кроме первого, группы регистра того же каскада преобразователя, вход логического нуля, преобразователя соединен с входом. второго слагаемого позиционного сумматора первого каскада преобразователя, первый информационный вход группы преобразователя соединен с адресным входом блока памяти первого каскада преобразователя, информационные входы, кроме первого, группы преобразователя соединены соответственно с входами уменьшаемого, группы вычитателя по совокупности модулей первого каскада преобразователя, первый выход группы регистра последнего каскада преобразователя является выходом преобразователя, первый выход группы регистра -го =1-М, М - количество трупп одновременно преобразуемых остатков) каскада преобразователя соединен с входом второго слагаемого позиционного сумматора К+1)-го каскада преобразователя, второй выход группы регистра К-го каскада преобразователя соединен с адресным входом блока памяти +1)-го каскада преобразователя, с третьего по (М - +1)-й выходы группы регистра К-го каскада преобразователя соединены соответственно с входами уменьшаемого группы вычитателя по совокупностимодулей (М+1)-го каскада преобразователя.1798921 г, У ставитель Л.Луневахред М.Моргентал Корректор А.Моты актор Т,О ск Производственно-издательский комбинат "Патент",.г. Ужгород, ул,Гагарина, 1 Заказ 780 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5