Буферное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Союз СоветскккСоцкалнстическмкРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУОпубликовано 23.05.81. Бюллетень19Дата опубликования описания 28.05,81 по делам изобретений и открытий) Заявит Е УСТРОЙСТВ 54) БУФЕРНОЕ ЗАПОМИН Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств хранения и выдачи дискретной информации, когда не требуется большая частота выборки, например в случае автоматического управления выдачей тех или иных изделий со склада по предварительно введенным в буферное запоминающее устройство командам, каждая из которых автоматически выдается на исполнительное устройство после выполнения предыдущей.Известно буферное запоминающее устройство, содержащее блок памяти, блок управления на триггерах, тактовые шины 1.Недостатком этого устройства является большое количество оборудования блока управления (два триггера и три элемента И на один разряд), что снижает надежность.Наиболее близким к предлагаемому по технической сущности является буферное запоминающее устройство, включающее в себя блок памяти, тактовую шину, блок управления, содержащий в каждом разряде основной и вспомогательный триггеры и элемент ИЛИ - НЕ, нулевой выход вспомогательного триггера каждого .разряда соединен со входами триггеров блока памяти, выходы которых соединены со входами последующих триггеров 21.Однако наличие большого числа аппаратуры блока управления (два триггера и одна схемамиИЛИ - НЕ "на один разряд) отрицательно влияет на надежность устройства. Кроме того, в связи с тем, что количество заполненных разрядов блока памяти однозначно связано с состоянием триггеров блока управления, переключение которых происходит как при вводе информации, так и при выводе ее, то в случае сбоя в блоке управления, например при вводе, произойдет искажение информации, хранимой в блоке памяти, что также приводит к снижению надежности устройства.Цель изобретения - повышение надежности буферного запоминающего устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее регистры сдвига, каждый из которых выполнен на 1 К-триггерах, триггеры унравления и тактовую шину, введены элемент ИЛИ, триггер окончания сдвига и элемент И, выход которого соединен со счетным входом первого триггера управления, счет1 о Формула изобретения ный вход каждого триггера управления соединен с единичным выходом последующеготриггера управления, единичный выход каждого триггера управления подключен к К-входам каждого 1 К-триггера регистров сдвига,выходы последних 1 К-триггеров регистровсдвига соединены со входами элемента ИЛИ,выход которого подключен ко входу триггера окончания сдвига, один из выходов триггера окончания сдвига соединен с первымвходом элемента И, второй вход которогоподсоединен к тактовой шине, другой выходтриггера окончания сдвига подключен кК-входам триггеров управления.На чертеже изображена функциональнаясхема предложенного устройства.Устройство содержит регистры 1 и 2сдвига (на чертеже показаны только два регистра сдвига), выполненные на 1 К-триггерах 3 - 8 (на чертеже каждый из регистровсодержит три триггера), триггеры 9, 10 и 11управления (их количество равно числу триггеров регистров сдига), элемент ИЛИ 12,триггер 13 окончания сдвига, элемент И 14,тактовую шину 15.Устройство работает следующим образом,В исходном положении триггеры 3 - 8регистров 1 и 2 сдвига и триггеры 9 - 11управления выключены, а триггер 13 окончания сдвига включен. Ввод информации иее сдвиг в регистрах 1 и 2 сдвига происходит по заднему фронту импульса записи.При выводе информации из регистров 1и 2 сдвига сигналом считывания триггер 13сбрасывается, элемент И 14 открывается итактовые импульсы с тактовой шины 15 поступают на триггер 11 управления (триггерыуправления соединены по схеме однотактного счетчика). В процессе счета включается каждый из триггеров 9 - 11, они сбрасывают соответствующие триггеры регистров сдвига того же разряда. При этом перепад с 1 на О на их единичных выходах (в случае, если триггер был до этого включен) включает последующий триггер. Таким образом, во время переключений триггеров 9 - 11 информация, записанная в одном из триггеров 3 - 8 регистров 1 и 2 сдвига, ближайшая к выходу, поразрядно сдвигается до тех 2 о 25 зо 35 40 45 пор, пока не попадет в последние триггеры 5 и 8 регистрови 2, На выходе элемента ИЛИ 12 появляется сигнал 1 который включает триггер 13, элемент И 15 запирается и подача тактовых импульсов на триггеры 9 - 11 управления прекращается, а сам он гасится.Таким образом, триггеры управления 9 - 11 работают только при выводе информации, все остальное время они находятся в выключенном состоянии и не переключаются. Это позволяет исключить случаи искажения информации из-за сбоев в устройстве, например при вводе. Кроме того, указанное выполнение буферного запоминающего устройства позволяет сократить число триггеров управления, приходящихся на од. л разряд. Буферное запоминающее устройство, содержащее регистры сдвига, каждый из которых выполнен на 1 К-триггерах, триггерыуправления и тактовую шину, отличающеесятем, что, с целью повышения надежностиустройства, в него введены элемент ИЛИ,триггер окончания сдвига и элемент И; выход которого соединен со счетным входомпервого триггера, счетный вход каждого триггера управления соединен с единичным выходом последующего триггера, управления,единичный выход каждого триггера управления подключен к К-входам каждого 1 Ктриггера регистров сдвига, выходы последних 1 К-триггеров регистров сдвига соединены со входами элемента ИЛИ, выход которого подключен ко входу триггера окончаниясдвига, один из выходов триггера окончания сдвига соединен с первым входом элемента И, второй вход которого подсоединен к тактовой шине, другой выход триггера сдвига подключен к К-входам триггеровуправления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР407396, кл. б 11 С 19/00, 1973.2. Авторское свидетельство СССР616654, кл. б 11 С 19/00, 1978 (прототип).ВНИИПИ Государствепо делам изобре113035, Москва, Ж - 35 илиал ППП Патент, г. Редактор С. Патрушева Заказ 3339/39 Составитель А. Ворон Техред А. БойкасТираж 645 нного комиттений и отк Раушская ужгород, ул КорректорПодписноа СССРытийаб., д. 45Проектная
СмотретьЗаявка
2795999, 17.07.1979
МОСКОВСКИЙ АВТОМОБИЛЬНЫЙ ЗАВОДИМ. И. A. ЛИХАЧЕВА
РОЖКОВ СЕРГЕЙ МИХАЙЛОВИЧ, ОРЖЕВСКИЙ БОРИС МИХАЙЛОВИЧ
МПК / Метки
МПК: G11C 19/00
Метки: буферное, запоминающее
Опубликовано: 23.05.1981
Код ссылки
<a href="https://patents.su/3-832598-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>
Предыдущий патент: Устройство для сопряжения алфавитноцифрового дисплея c магнитофоном
Следующий патент: Устройство сдвига
Случайный патент: Аппарат для доения