Реверсивный регистр сдвига

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик) ПриоритетОпубликовано 150581. Бюллетень М 18 по делан 3) УДК 681 8.8 Дата опубликования исамия 15.05.8(72) Авторы изобретен П.П. Святный и оловь 71) Заявитель 54) РЕВЕРСИВНЫЙ РЕГИСТР СДВИ Изобретение относится к дискретной автоматике и вычислительной технике и может быть использовано приразработке арифметических устройств.Известен реверсивный регистр сдвиа, выполненный в едином корпусе,сдвиг информации в котором происходит при помощи трех шин управленияи элементов И-НЕ, И-ИЛИ 1 1.Недостатком такого регистра является наличие трех управляющих шинуправления,Известен также реверсивный регистсдвига, каждый разряд которого содержит О-триггер и элемент И-ИЛИ-НЕ,сдвиг информации в котором происходит при помощи двух шин управленияи элемента И-НЕ 2 1,Недостатком такого регистра является то, что управление сдвигомпроисходит при помощи подачи управляющего потенциала.Наиболее близким по техническбйсущности и доститаемому эФФектук предлагаемому является реверсивныйрегистр. сдвига, содержащий О-триггери элемент И-ИЛИ-НЕ. Сдвиг информациив регистре сдвига, построенном наданных ячейках, происходит при помощи трех управляющих сигналов, два изкоторых являются потенциальньпи 3 ).Недостатком такого реверсивногорегистра сдвига являетая необходимость трех управляющих сигналов иневозможность производить сдвиг информации от импульсных сигналов,поступающих с двух направлений.Цель изобретения - расширениеобласти применения регистра за счетуправления сдвигом информации импульсным сигналом и его упрощения.Поставленная цель достигается тем,что в реверсивный регистр сдвига, 5 содержащий ячейки памяти, каждая изкоторых выполнена на О-триггере иэлементе И-ИЛИ-НЕ, выход которогоподключен к одному из входов О-триггера данной ячейки памяти, первый О вход элемента И-ИЛИ-НЕ каждой ячейкипамяти соединен с выходом О-триггерапредыдущей ячейки памяти, второйвход элемента И-ИЛИ-НЕ каждой ячейкипамяти подключен к выходу О-триггерапоследующей ячейки памяти, и двешины управления сдвигом, введены дваэлемента задержки, два элемента ИЛИи элемент И-ИЛИ, выход которого подключен к другому входу О-триггера О каждой ячейкипамяти, выходы злемен 830577тов ИЛИ соединены с третьим и четвертыч входами элемента И-ИЛИ-НЕ каждой ячейки памяти, первый и второй входы элемента И-ИЛИ подсоединены к первым выходам элементов задержки, входы которых соединены с шинами управления сдвигом, вторые выходы . элементов задержки подключены соответственно к первым входам элементов ИЛИ, вторые входы которых соединены с третьим и четвертым входами элемента И-ИЛИ и шинами управления сдвигом. На фиг. 1 представлена функциональная схема реверсивного регистра сдвига (на чертеже показаны три ячейки 15памяти); на Фиг.2 - временная диаграмма, поясняющая формирование сигналов для сдвига информации вправо ивлево,Регистр сдвига (фиг.") содержит 2 Оячейки памяти, каждая из которых состоит из 0-триггера 1 и элементаИ-ИЛИ-НЕ 2, элементы ИЛИ 3 и 4,элемент И-ИЛИ 5 элементы б и 7 задержки, выход 8 (тактовая шина) элемента И-ИЛИ 5, шины 9 и 10 управлениясдвигом, выходы 11 и 12 элемента бзадержки, выходы 13 и 14 элемента 7задержки, выходы 15 и 16 элементовИЛИ 4 и 3.Регистр сдвига функционирует следующим образом.Сдвиг информации влево (вправо)в реверсивном сдвиговом регистре происходит по переднему фронту тактовогосигнала, поступающего по шине 8при наличии разрешающего (логической"единицы") сигнала на выходах 15 и16 Элементов ИЛИ 4 и 3Одновременноеналичие разрешающего сигнала на выходах 15 и 16 элементов ИЛИ 4 и 3 40запрещено. Для того чтобы информациярегистра не разрушалась по окончаниюсдвига информации, необходимо, чтобытактовый сигнал оканчивался раньше,чем разрешающий сигнал на выходах15 и 16.При поступлении импульсного сигнала, например, по шине 9 переднийФронт. данного сигнала на первом вьюходе 11 и втором выходе 12 первогоэлемента б задержки возникает с за"держкой времени ( и(см. Фиг.2 а,2 б, 2 в). На выходе элемента ИЛИ 3передний фронт данного сигнала возникает без задержки (см фиг,2 д),а навыходе элемента И-ИЛИ 5 передний55фронт данного сигнала возникает сзадержкой с, (см.фиг.2 е)По окончании данного импульсного сигнала егозадний Фронт исчезает с задержкойвремении с. На выходе элемента КИ-ИЛИ 5 задний Фронт данного сигналаизчезает без задержки (см.фиг,2 е),а на выходе элемента ИЛИ 3 заднийфронт исчезает с задержкой т (см.фиг,д).65 Исходя из временных диаграмм, представленных на фиг.2, видно, что выполняются все необходимые условиядля сдвига информации и для того,чтобы информация по окончании импульсного сигнала не разрушалась.Аналогично происходит формирование сигналов при поступлении импульсного сигнала по шине 10 (см.фиг.2 е,,2 и,2 г),Таким образом, введение двух элементов задержек, двух элементов ИЛИи элемента И-ИЛИ позволяет производить сдвиг информации в реверсивномрегистре сдвига путем подачи одногоимпульса по одной из шин управления,не используя дополнительные управляющие потенциалы.Испольэование изобретения позволяет сократить количество управляющихсигналов, необходимых для управленияреверсивным регистром сдвига, чтоупрощает построение устройства управления,Формула изобретенияРеверсивный регистр сдвига, содержащии ячейки памяти, каждая из которых выполнена на О-триггере и элементе И-ИЛИ-НЕ, выход которого подключен к одному из входов О-триггера данной ячейки памяти, первый вход элемента И-ИЛИ-НЕ каждой ячейки памяти соединен с выходом 0-триггера предыдущей ячейки памяти, второй вход элемента И-ИЛИ-НЕ каждой ячейки памяти подключен к выходу 0-триггера последующей ячейки памяти, и две шины управления сдвигом, о тл и ч а ю щ и й с я тем, что, с целью расширения области применения регистра за счет управления сдвигом информации импульсным сигналом и его упрощения, в него введены два элемента задержки, два элемента ИЛИ и элемент И-ИЛИ, выход которого под.ключен к другому входу О-триггера каждой ячейки памяти, выходы элементов ИЛИ соединены с третьим и четвертым входами элемента И-ИЛИ-НЕ каждой ячейки памяти, первый и второй входы элемента И-ИЛИ подсоединены соответственно к первым выходам элементов задержки, входы которых соединены с шинами управления сдвигом, вторые выходы элементов задержки подключены соответственно к первым входам элементов ИЛИ, вторые входы которых соединены с третьим и четвертым входами элементами И-ИЛИ и шинами управления сдвигом.Источники информации,принятые во внимание при экспертизе1, Временное руководство по при"менению ИС сер. 133, ЦНИИ "Агат"КА-Э 22-104640. М., 1975, с. 34, рис. 112. Временное руководство по применению ИС сер. 133, ЦНИИ "Агат", КА-Э 22-104640,М 1975,с.136,рис.55. 3. Микросхемы интегральные голупроводниковые. Отраслевой стандарт.Сер. К 155. руководство по применению,ОСТ 11 бКО, 340. 012.-74, с. 113,рис. 60 (прототип),830577 А. Ворониннта Корректор М Кос оставителехред 3. Редактор М. Циткин Заказ 3713/8 ПП "Патент", г, Ужгород, ул, Проектная,или Тираж 645 ВНИИПИ Государственно по делам изобретен 13035, Москва, Ж, Подписноео комитЕта СССРй и открытийаушскай наб., д. 4/