Буферное запоминающее устройство

Союз Советских Социалистических Республик(51) М. Кл.з С 11 С 9/00 с присоедииеиием заявки М Государственный комитет СССР во дедам изобретений н открытий(54) БУФЕРНОЕ ЗАПОМИНАОЦЕЕ УСТРОИСТВО Изобретение относится к запомийающим устройствам.Известны буферные запоминающие устройства11 и 21 .Одно из известных устройств содержит накопительный блок, регистр адреса и блок управления, входной регистр, источник сообщения, вычислительный блок, два счетчика, две схе-10 мы И, группу схем ИЛИ, два дешифратора и блок местного управления, состоящий из блоков местного управления записи и считывания 1. Недостатком этого устройства явля ется низкое быстродействие.Наиболее близким по техническому решению к предлагаемому .является бу ферное запоминающее устройство, содержащее генератор импульсов, вход ной регистр, матрицу .оперативной памяти, блок управления, две группы элементов И, элементы ИЛИ, счетчики адресов записи и считывания, дешифратор адреса и выходной регистр. 21, 25Недостатком данного устройства является то, что в нем скорость записи и считывания в два раза ниже максимально возможной для оперативной памяти, примененной в этом устройстве 30,что значительно снижает его быстро действие.Цель изобретения - повиаение быстродействия устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопитель, входной и выходной регистры, четыре группы элементов И, дешифратор, счетчики адресов записи и считывания, и группу элементов ИЛИ, причем входы входного регистра соединены с входными шинами устройства, а выходы - с первыми входами элементов И первой группы, выходы которых подключены к информационным входам накопителя, информационные выходы которого соединены,д первыми входами элементов И второй группы, выходы которых подключены ко,входам .выходного регистра, выходы которого соединены с .выходными шинами устрой ства, первые входы элементов ИЛИ третьей и четвертой групп подключены со-. ответственно к выходам счетчика адресов записи и счетчика адресов считывания, а выходы - соответственно к первым и ко вторим входам элементов ИЛИ группы, выходы которых соединены со входами дешифратора, выходы кото,рого подключены к адресным входам на 822287копителя, введены три триггера, четыре элемента И, элемент ИЛИ, генератор одиночных импульсов, ждущий генератор импульсов и три элемента задержки, причем вход енератора одиночных импульсов подключен к выходу элемента ИЛИ, а выходы- к первому входу первого триггера и первому управлякщему входу накопителя, первые входы первого и второго элементов И .соединены с управляющими входами устройства, а выходы - соответственно с первыми входами второго и третьего триггеров, вторые входы которых подключены к выходам первого и второго элементов задержки соответственно, первый выход второго триггера соединен со вторыми входами элементов И первой и третьей групп и первым входом третьего элемента И, выход которого подключен ко входу первого элемента задержки, второй выход второго триггера соединен со вторым управляющим входом накопителя вторым входом второго элемента И, пер вым;входом элемента ИЛИ и входом счетчика адресов записи, первый выход третьего триггера подключен ко второму входу элемента ИЛИ, входу счетчи - ка адресов считывания, .второму входу первого элемента И и третьему. управляющему входу накопителя, второй вход первого триггера соединен с выходом синхронизации накопителя и вторыми входами третьего и четвертого элементов И, выход первого триггера подключен ко входу ждущего генератора импульсов, выход которого соеди нен с третьим входом первого элемента И и входом третьего элемента задержки, выход которого подключен ктретьему входу второго элемента И.На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит накопитель 1, представляющий собой оперативную память, ждущий генератор 2 импульсов, первый 3, второй 4 и третий 5 триггеры, входной регистр б с входными шинами 7, первый 8 и второй 9 элемен" ты И, первую 10 и вторую 11 группы элементов И, элемент ИЛИ 12, генератор,13 одиночных импульсов, дешифратор 14, счетчик 15 адресов записи, группу 16 элементов ИЛИ, третий 17 и яетвертый 18 элементы И, первый 19, второй 20 и третий 21 элементы здержки, третью 22 и четвертую 23 группы элементов И, счетчик 24 адресов считывания, выходной регистр 25, выходные шины 26.Входы входного регистра 6 соединены с входными шинами 7 устройства, а выходы - с первыми входами элементов И первой группы 10, выходы которых подключены к информационным входам накопителя 1. Информационные выходы накопителя 1 соединены с первыми входами элементов И второй группы 11, выходы которых подключены ко входам выходного регистра 25, выходыкоторого соединены с выходными шинами 26 устройства. Первые входы элементов И третьей 22 и четвертой 23групп подключены соответственно квыходам счетчика 15 адресов записии счетчика 24 адресов считывания, авыходы - собтветственно к первым ико вторым входам элементов ИЛИ группы 16, выходы которых соединены совходами дешифратора 14. Выходы дешифратора 14 подключены к адресным входам накопителя 1. Вход генератора 13одиночных импульсов подключен к выхо-.ду элемента ИЛИ 12, а выход - к первому входу первого. триггера 3 и пер .вому управляющему входу накопителя 1.Первые входы первого 8 и второго 9элементов И соединены с управляющимивходами устройства, а выходы - соответственно с первыми входами второго 2 О 4 и третьего 5 триггеров, вторые вхо"ды которых подключены к выходам первого 19 и второго 20 элементов задержки соответственно. Первый выход второго триггера 4 соединен со вторымивходами элементов И первой 10 и третьей 22.групп и первым входом третьего элемента И 17, выход которого подключен ко входу первого элемента 19задержки. Второй выход второго,триггера 4 соединен со вторым управляющимвходом накопителя 1, вторым входомвторого элемента И 9, первым входомэлемента ИЛИ 12.и входом счетчика 15адресов записи. Первый выход третьеготриггера 5 подключен ко вторым входамэлементов И второй 11 и четвертой 23групп и первому входу четвертого элемента И 18, выход которого соединенсо входом второго элемента 20 задержки. Второй выход третьего триггера 5 40 подключен .ко второму входу элементаИЛИ 12, входу счетчика 24 адресовсчитывания, второму входу первогоэлемента И 8, и третьему управляюще-.му входу накопителя 1. Второй вход 45 первого триггера 3 соединен с выходомсинхронизации накопителя 1 и вторымивходами третьего 17 и четвертого 18элементов И. Выход первого триггера3 подключен ко входу ждущего генератора 2 импульсов, выход которогосрединен с третьим входом первогоэлемента И 8 и входом третьего элемента 21 задержки, выход которогоподключен к третьему входу второгоэлемента И 9.55 Устройство работает следующим образомЗапись информации в буферное запоминающее устройство и считываниеиз него выполняются асинхронно посигналам "ЗАПИСЬ" и "СЧИТЫВАНИЕ",поступающим по управляющим входамсоответственно на первые входы первого 8 и второго 9 элементов И. При отсутствии сигналов "ЗАПИСЬ" и "СЧИТЫВА НИЕ" первый триггер 3 находится в соФормула изобретения стоянии "1", при этом ждущий генератор 2 импульсов формирует импульсыс частотой следования, превышающеймаксимальную частоту обращения, обеспечиваемую выбранньм типом оперативной .памяти, примененной в накопителе1. Информация, поступающая по входным шинам 7, записывается во входнойрегистр 6. Синхронно с информациейпоступает сигнал "ЗАПИСЬ". Первый импульс, сформированный ждущим генератором 2 импульсов после поступлениясигнала фЗАПИСЬ", проходит через первый элемент И 8 и устанавливает второй триггер 4, в состоянии "1";.Сигналом с единичного выхода второготриггера 4 открываются элементы Ипервой 10 и третьей 22 групп,Одновременно сигнал с нулевоговыхода триггера 4 проходит через элемент ИЛИ 12 на вход генератора 13одиночных импульсов, который формирует импульс обращения к накопителю 1,по которому осуществляется записьвходной информации в накопитель 1.При этом информация записывается по:адресу, который формируется в дешиф"раторе 14 по коду счетчика 15 адресов записи, поступающему на входыдешифратора 14 через третью"группуэлементов И 22 и группу элементовИЛИ 16.На время обращения к накопителю1, ждущий генератор импульсов 2 прекращает формирование импульсов, т. к.на его вход поступает запрещающийпотенциал с выхода первого триггера 3.С нулевого выхода второго триггера4 запрещающий потенциал поступает навход второго элемента И 9, закрываяцепь прохождения через него импульса,с выхода ждущего генератора 2 импульсов, задержанного при помощи третьейлинии задержки 21 и третий триггер5 остается в нулевом состоянии.По окончании записи в накопителе1 формируется импульс исполнения,который проходит через третий элемент И 17, первую линию задержки 19и устанавливает второй триггер 4 в"0". Одновременно импульсом исполнения первый триггер 3 устанавливаетсяв "1", и ждущий генератор 2 импульсовначинает формировать импульсыПри поступлении сигнала "СЧИТЫВАНИЕф на первый вход второго элементаИ 9 импульсом с его выхода третийтриггер 5 устанавливается в "1", открываются элементы И второй 11 и четвертый 23 групп, и код с выхода счетчика 24 адресов считывания проходитчерез четвертую группу элементов И 23и группу 16 элементов ИЛИ на входдешифратора 14. Одновременно при помощи элементов ИЛИ 12 и генератора 13одиночных импульсов формируется импульс обращения к накопителю 1, покоторому производится считывание информации. Считанная иноряция проходит через вторую группу элементов И 1 и записывается в выходной регистр 25Импульс исполнения проходит через четвертый элемент И 18, третью линию задержки 20 и устанавливает третий триггер 5 в "0", подготавливая устройство к выполнению следующей операции.Технико-экономическое преимущество предлагаемого устройства заключается в его значительно более высоком, но сравнению с известным быстродейст-. вииБуферное запоминающее устройство, 15 содержащее накопитель, входной и выходной регистры, четыре группы элементов И, дешифратор, счетчики адресов записи и считывания, и группуэлементов ИЛИ, причем входы входного 20 регистра соединены с выходными шинами устройства, а выходы - с первымивходами элементов И первой группы,выходы которых подключены к информационным входам накопителя, инФормационные выходы которого соединены спервыми входами элементов И второйгруппы, выходы которых подключены ковходам выходного регистра, выходыкоторого соединены с выходными шинами устройства, первые входы элементов З И третьей и четвертой .групп подключены соответственно к выходам счетчика.адресов записи и счетчика адресовсчитывания, а выходы - соответственнок первым и ко вторым входам элемен тов ИЛИ группы, выходы которых соединены со входамидешифратора, выходыкоторого подключены к адресным входамнакопителя, о т л и ч а ю щ е е с ятем, что, с целью повыдения быстродей ствия устройства, оно содержит тритриггера, четыре элемента И, элементИЛИ, генератор одиночных импульсов,ждущий генератор импульсов и три элемента задержки, причем вход генерато ра одиночных импульсов подключе квыходу элемента ИЛИ, а выходы - кпервому входу первого триггера и первому управляющему входу накопителя,первые входы первого и второго элементов И соединены с управляющими 50 входами устройства, а выходы - соответственно с первыми входами второгои третьего триггеров, вторые входыкоторых подключены к .выходам первогои второго элементов задержки соответ ственно, первый выход второго триггера соединен со вторыми входамиэлементов И первой и третьей группи первым входом третьего элемента И,выход которого подключен ко входупервого элемента задержки, второйвыход второго триггера соединен совторым управляющим входом накопителя,вторым входом второго элемента И,первым входом элемента ИЛИ и входомсчетчика адресов записи, первый вы822287 Составитель Т. ЗайцеваРедактор А. Наурсков Техред Л,Пекарь КорректорЕ. Рошко Тираж 645 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Заказ 1883/79 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ход третьего триггера подключен ковторому входу элемента ИЛИ, входусчетчика адресов считывания, второмувходу первого элемента И и третьемууправляющему входу накопителя, второй вход первого триггера соединенс выходом синхронизации накопителяи вторыми входами третьего и четвертого элементов И, выход первого триггера подключен ко входу ждущего генератора импульсов, выход которого соединен с третьим входом первого элемента И и входом третьего элемента задержки, выход которого,подключен к третьему входу второго элемента ИИсточники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 378832, кл. 6 06 Г 3/04, 1970.2. Авторское свидетельство СССР Р 515154, кл. С 11 С 9/00, 1974 (прототип).