Реверсивный буферный регистрсдвига

Союз СоветскикСоциалистическикРеслублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ1841050Опубликовано 23.06.81. Бюллетень23Дата опубликования описания 28.06.81 лв делам изебретеиий и еткрмтий(54) РЕВЕРСИВНЫЙ БУФЕРНЫЙ РЕГИСТР СДВИГАИзобретение относится к вычислительной технике н может быть использовано для построения магазинной памяти вычислительных устройств.Известен регистр сдвига, содержащий ячейки памяти, каждая из которых содержит три триггера 1 .Однако увеличение информационной емкости регистра сдвига требует больших аппаратурных затрат.Наиболее близким к предлагаемому изобретению по технической сущности является реверсивный буферный регистр сдвига, содержащий ячейки памяти, причем входы 1-й ячейки памяти соединены с выходами (1- 1) -ой, (1-2) -ой, (1- 3) -ей, (1+ 1) -ой, (1 + 3) -ей ячеек, каждая ячейка которого содержит три элемента И-ИЛИ-НЕ, выход первого элемента И-ИЛИ-НЕ соединен с первыми входами второго и третьего элементов И-ИЛИ-НЕ, выход второго элемента И-ИЛИ-НЕ соединен с первым входом первого и вторым входом третьего элемента И-ИЛИ-НЕ, выход которого подключен ко вторым входам первого и второго элементов И-ИЛИ-НЕ, третьи входы 2элементов И-ИЛИ-НЕ соответственно соединены со входами и выходами ячейки памяти 12.Недостатком известного реверсивного буферного регистра является избыточное количество оборудования (для хранения в разрядов кода регистр должен содержать и = = 3 ячеек памяти и, как следствие этого сравнительно низкое быстродействие.Цель изобретения - увеличение информационной емкости и повышение его быстродействия.Поставленная цель достигается тем, чтов реверсивном буферном регистре сдвига, содержащем и ячеек памяти (гдеп - число разрядов), причем входы каждой Например 1-ой ячейки памяти, соединены с выходами 15 (1- 2) -ой, (1 - 1) -ой и (1- 1) -ой ячеек памяти соответственно, выход 1 ой ячейки памяти подключен к первым входам (1- 2) -ой и ( +1)-ой ячеек памяти, вторые входы которых соединены с выходом (1- 3) -ей ячейки памяти, вторые входы 1-ой ячейки памяти 20соединены с выходами (1+ 2) -ой и (1+ + 4) -ой ячеек памяти, третий вход 1-ой ячейки памяти подключен к выходу (1+ 1)-ойили СПСПСПССС, информация в этих ячейках не продвигается, и они сохраняют своисостояния. Если же имеется комбинация вида СПСЛСЛССС, происходит последовательная смена состояний Л состояниями П:СПСПСЛССС - СПСПСПССС, т.е. переход1-й ячейки памяти 1.4 из состояния Л в состояние П происходит, если ячейки памяти1.2, 1.3 и 1.5 находятся в состояниях П,Си С соответственно, Последовательная смена состояний П состояниями Л происходит,когда имеется комбинация вида ЛСПСПССС 50(ССПСПССС): ЛСЛСПССС - ЛСЛСЛССС,55 ячейки памяти, выход 1-ой ячейки памяти соединен с первыми входами (1 + 1)-ой и (1 + 2)-ой ячеек памяти, выход (1 + 2)-ой ячейки памяти подсоединен к первым входам (1 + 3) и(1 + 4)-ой ячеек памяти, вторые входы (1+ 2)-ой и (1+ 4)-ой соединены с выходом (1+ 6) -ой ячейки памяти, вторые входы (1+ 1)-ой и (1+ 2)-ой соединены с выходом (1+ 3)-ой ячейки памяти.Каждая ячейка памяти содержит четыре элемента И-ИЛИ-НЕ, выход первого из которых соединен с первыми входами второго, третьего и четвертого элементов И-ИЛИНЕ, выход второго элемента И-ИЛИ-НЕ подключен к первому входу первого элемента И-ИЛИ-НЕ и ко вторым входам третьего и четвертого элементов И-ИЛИ-НЕ, вторые входы первого и второго элементов И-ИЛИ-НЕ и третий вход третьего элемента И-ИЛИ-НЕ соединены с выходом четвертого элемента И-ИЛИ-НЕ, третьи входы первого, второго и четвертого элементов И-ИЛИ-НЕ подключены к выходу третьего элемента И-ИЛИ-НЕ.На фиг. 1 изображена функциональная схема реверсивного буферного регистра сдвига; на фиг. 2 - функциональная схема ячейки памяти.Реверсивный буферный регистр сдвига содержит ячейки памяти 1.1 - 1,п, входы 2 - 6 1-ой ячейки памяти, например, 1.4, выходы 7 - 11 соответственно ячеек памяти 1.2 - 1.3, 1.5 - 1.6 и 1.8. Ячейка памяти содержит элементы И-ИЛ И- НЕ 12 - 15.Для пояснения работы регистра обозначим два состояния, при которых ячейка памяти может передавать влево записанную в нее информацию (логическую 1 или О) через Л, два состояния, соответствующие передаче вправо, через П, а состояние, в котором информация в ячейке памяти стерта, через С.Если в соседних ячейках регистра имеется комбинация состояний вида СЛСЛСЛССС т.е. переход 1-й ячейки памяти 1.4 из состояния П в состояние Л происходит, если ячейки памяти 1.2, 1.3 и 1.5 находятся в состояниях Л (С), . С.С соответственно. В обоих этих случаях продвижения информации также не происходит.Сдвиг вправо вызывается комбинацией состояния вида ЛПСПСПССС. При этом 5 0 15 20 25 30 35 последовательно возникают следующие комбинации: ЛПЛПСПССС-ЛСЛПЛПССС -ЛСЛСЛСПЛСС-ЛСЛСЛСЛСС, т,е. переход 1-й ячейки памяти 1.4 из состояния Св состояние Л происходит, если ячейки памяти 1.2 и 1.3 находятся в состояниях Л и Псоответственно, а переход из П в С - когда ячейки памяти 1.3 и 1.5 находятся всостояниях Л,Сдвиг влево вызывается комбинациейсостояний вида ССЛСЛСЛССС. При этомпоследовательно возникают комбинацииСПЛСЛСЛССС-СПССЛСЛССС-СПСПЛСЛССС-СПСПССЛССС-СПСПСПЛССССПСПСПСССС, т.е. переход 1-й ячейки памяти 1,4 из состояния С в состояние П происходит, если ячейки памяти 1.3 и 1.5 находятся в состояниях С и Л соответственно.Управление сдвигом осуществляется изкрайней левой ячейки памяти регистра.Сдвиг вправо вплотную сближает ячейки,хранящие информацию в состояниях Л и Псоответственно, а сдвиг влево, наоборот,увеличивает зазор Между ячейками, храняшими информацию, с одной до двух ячеек,в которых информация стерта (находящихсяв состоянии С). Эти изменения распространяются по регистру слева направо по мереосуществления сдвига информации в ячейках памяти.Буферные свойства регистра обеспечиваются тем, что как только 1-я ячейка памяти 1.4 выполняет операцию сдвига (в неезаписывается информация справа или слева) и между этой ячейкой и следующей, хранящей информацию, устанавливается зазор С, 1-я ячейка памяти 1.4 готова к следующей операции. При этом сдвиг вправо подготавливает ячейку памяти 1,4 к выполнениюсдвига влево (устанавливает ее в состояниеЛ), а сдвиг влево подготавливает ячейку ксдвигу вправо (устанавливает ее в П).Возможны четыре случая: а) два подрядсдвига вправо, б) сдвиг вправо следует засдвигом влево; в) сдвиг влево следует засдвигом вправо,г) два подряд сдвига влево,Во всех случаях первой выполняется операция в ячейках памяти, расположенных правее.Таким образом, для случая а имеетместо последовательность следуюших комбинаций состояний: ЛПСЛПС-ЛПСЛПЛЛПСЛСЛ-ЛПСПСЛ-ЛПЛПСЛ-ЛСЛПСЛдля в: ССЛПСП-ССЛПЛП-ССЛСЛПСПЛСЛП-СПССЛП, для случая б:ЛПССЛСЛ-ЛПСПЛСЛ-ЛПССССЛ-ЛПЛСПССЛ-ЛСЛПССЛ дляг: ССЛССЛСЛССЛСПЛСЛ-ССЛСПССЛ-СПССЛСПЛСПССЛСЛС, Ситуации, возникающие вслучаях а и б, требуют, чтобы переход1-й ячейки памяти 1,4 из состояния С в состояние Л происходил, когда ячейки памяти1.5 и 1.6 находятся в состояниях П(С) и Ссоответственно, а ситуации, возникающиев случаях в и г - чтобы переход 1-иячейки памяти 1.5 состояния С в состояние П происходил, когда ячейки памяти 1.6 и 1.8 находятся в состояниях С. При этом регистр правильно функционирует при любой последовательности сдвигов.Максимальная информационная емкость и-разрядного регистра Сдвига предлагаемого типа составляет п, однако максимальное быстродействие его обеспечивается при заполнении регистра 2 п/2 порциями информации.При использовании в качестве магазинной памяти регистр сдвига не может быть заполнен более чем на 1 п/21,разрядов, в противном случае из него невозможно считать всю ранее записанную информацию.Ячейка памяти работает следующим образом.Состояниям П соответствуют следующие значения на выходах элементов 12 - 15;0101 - в ячейке памяти записана логическая 1, 0101 - в ячейке памяти записан О. Состояниям Л соответствуют - 1001 - в ячейке паМяти записана логическая , 1010 - в ячейке памяти записан логический О. Состоянию С соответствует набор значений 1100. Переход из состояния С в состояния П (Л) и обратно осуществляется через транзитное состояние 0100 (1000), а переход из состояния 11 в состояние Л и обратно - через 0001 или 0010 в зависимости от информации, записан ной в ячейке. Заметим, что коды устойчивых состояний ячейки памяти характеризуются наличием двух единиц, тогда как в транзитных состояниях - только одна. Вследствие этого пятистабильный триггер на элементах 12 - 15, обрузующий 1-ю ячейку памяти регистра сдвига, переходит из одного устойчивого состояния в другое только при устойчивых состояниях соседних ячеек памяти, к числу которых относятся ячейки памяти 1.2, 1.3, 1.5, 1.6 и 1.8. В свою очередь, транзистные состояния 1-й ячейки и памяти 1.4 блокируют изменение устойчивых состояний всех ее соседей, что и обеспечивает правильное функционирование регистра сдвига.В предполагаемом реверсивном буферном регистре сдвига, так же как и в известном, сдвиг информации на один разряд производится за 6 г; где- задержка одного элемента ИИЛИ-НЕ. Однако благодаря тому, что зазор между ячейками памяти, хранящими информацию, в предлагаемом ре гистре сдвига составляет только одну ячейку памяти в состоянии С против двух ячеек памяти в состоянии С в известном, сдвиг того же количества порций информации в предлагаемом регистре сдвига производится быстрее в 1,5 раза, чем в известном при одинаковой частоте выполнения операции сдвига, равной 1/3. Таким образом, предлагаемое техническое решение позволяет в 1,5 раза сократить количество ячеек, необходимое для построения реверсивного буферного регистра и в такое же количество раз повысить его быстродействие.Формула изобретенияО1. Реверсивный буферный регистр сдвига,содержащий п ячеек памяти (где п - числоразрядов), причем первые входы каждой, например 1-ой ячейки памяти, соединены с выходами (1- 2) -ой, ( - 1) -ой и (1+ 1) -ойячеек памяти соответственно, выход 1-ойячейки памяти подключен к первым входам(1- 2) -ой и (1- 1) -ой ячеек памяти, вторыевходы которых соединены с выходом (1-3)20 ей ячейки памяти, отлачающийся тем, что,с целью увеличения информационной емкости регистра сдвига и повышения его быстродействия, в нем вторые входы 1-ой ячейкипамяти соединены с выходами (1+ 2) -ойи (1+ 4) -ой ячейки памяти, третий вход1-ой ячейки памяти подключен к выходу(1+ 1)-ой ячейки памяти, выход - 1-ой ячейки памяти соединен с первыми водами(1+ 1)-ой и (1+ 2)-ой ячеек памяти, выход (1+ 2)-ой ячейки памяти подсоединен кпервым входам (1+ 3) -ой и (1 + 4) -ой ячеекпамяти, вторые входы (1 + 2) -ой и (1 + 4) -ойсоединены с выходом (1+ 6)-ой ячейки памяти, вторые входы ( + 1)-ой и (1+ 2)-ойсоединены с выходом (1+ 3)-ой ячейки памяти.35 2. Регистр сдвига ио п, 1, отличающийся тем, что каждая ячейка памяти содержит четыре элемента И-ИЛИ-НЕ, выход первого из которых соединен с первыми входамивторого, третьего и четвертого элементовИ-ИЛИ-НЕ, выход второго элемента И-ИЛИНЕ подключен к первому входу первого элемента И-ИЛИ-НЕ и ко вторым входам третьего и четвертого элементов И-ИЛИ-НЕ,вторые входы первого и второго элементовИ-ИЛИ-НЕ и третий вход третьего элемен 4 та И-ИЛИ-НЕ соединены с выходом четвертого элемента И-ИЛИ-НЕ, третьи входы первого, второго и четвертого элементов И-ИЛИНЕ подключены к выходу третьего элементаИ-ИЛИ-НЕ.Источники информации,О принятые во внимание при.эксиертизе1. Авторское свидетельство СССР437128, кл. б 11 6 19/00, 1974.2. Авторское свидетельство СССР по заявке2662570/18-24, кл. б 1 С 19/00, 1978